[发明专利]可去除隔离层

说明书

技术领域

本发明涉及半导体器件的形成。

背景技术

在CMOS器件形成中，在沟道上方形成栅堆叠。可以在 所述栅堆叠的侧面形成隔离层，以便所述隔离层被用作掺杂剂掩模 和空间隔离层。

发明内容

为了实现上面所述并且根据本发明的目的，提供一种形 成半导体器件的方法。栅堆叠形成在衬底表面上方。提供用来在所 述栅堆叠侧面形成聚合物隔离层的多个循环，其中每个循环包括提 供沉积阶段，其在所述聚合物隔离层的侧面上和所述衬底表面上方 沉积材料，以及提供清洁阶段，其去除衬底表面上方的聚合物以及 成形该被沉积材料的轮廓。使用所述隔离层作为掺杂剂掩模将掺杂 剂注入衬底。将所述聚合物隔离层去除。

在本发明的另一个形式中，通过下面的方法形成半导体。 栅堆叠形成在衬底表面上方。提供用来在所述栅堆叠侧面形成聚合 物隔离层的多个循环，其中每个循环包括提供沉积阶段，其在所述 聚合物隔离层的侧面上和所述衬底表面上方沉积材料，并且提供清 洁阶段，其去除衬底表面上方的聚合物以及成形该被沉积材料的轮 廓。使用所述隔离层作为掺杂剂掩模将掺杂剂注入衬底。将所述聚 合物隔离层去除。

在本发明下面详细的描述中以及结合下面的附图将更详 细地描述本发明的这些和其他特征。

附图说明

在附图中，本发明作为示例而不是作为限制来说明，其 中类似的参考标号指出相似的元件，其中：

图1是用于本发明一个实施例的器件形成的高级流程图。

图2A-I是根据图1所示实施例的器件形成示意图。

图3是可以被用来蚀刻和剥除的等离子体处理室示意图。

图4A-B表示计算机系统，其适于实现用于本发明的实施 例的控制器。

具体实施方式

现在将根据其如在附图中说明的几个实施方式来具体描 述本发明。在下面的描述中，阐述许多具体细节以提供对本发明的 彻底理解。然而，对于本领域技术人员，显然，本发明可不利用这 些具体细节的一些或者全部而实施。在有的情况下，公知的工艺步 骤和/或结构没有说明，以避免不必要的混淆本发明。

为了便于理解，图1是用于本发明一个实施例的器件形成 的高级流程图。在衬底上方形成栅堆叠(步骤104)，图2A是具有衬 底204的中间结构体200的截面视图，在该衬底上方形成栅堆叠208。 衬底204具有隔离区域206。另外，使用离子掺杂剂形成轻掺杂源和 漏区域205。

在栅堆叠208的侧面形成聚合物隔离层(步骤108)。该聚 合物隔离层应用多个循环形成，其中每个循环包括沉积阶段(步骤 112)和轮廓成形阶段(步骤116)。图2B是在第一沉积阶段(步骤 112)提供沉积层212之后，中间结构体200的截面图。在这个示例 中，该沉积阶段在该衬底表面上沉积材料。另外，所述沉积阶段形 成不竖直的侧壁。在这个实例中，在所述栅堆叠侧面的侧壁是面包 状地，在所述栅堆叠的最顶部形成更厚的沉积物。另外，所述侧壁 具有弧状底部。

图2C是在第一轮廓成形阶段(步骤116)成形所述侧壁之 后，所述叠堆的截面图。第一轮廓成形阶段被用来去除沉积在所述 衬底上方的材料层以及形成所述侧壁的轮廓。优选地，所述侧壁被 形成为竖直的侧壁。如图2C所示，将竖直的侧壁定义为从底到顶与 所述衬底表面形成88°至90°之间的角的侧壁。所述轮廓成形阶段 可以从所述栅堆叠的顶部上方去除沉积材料层，或者部分地蚀刻部 分所述材料，或者留下沉积在栅堆叠208的顶部上方的材料。

图2D是在第二沉积阶段(步骤112)之后，所述叠堆的截 面图。所述第二沉积阶段在所述侧壁上和所述栅堆叠的顶部上增加 所述层并且在所述衬底上方形成新的层。所述第二沉积也形成面包 状特征216。

图2E是在第二轮廓成形阶段(步骤116)之后，所述叠堆 的截面图。所述第二轮廓成形阶段去除所述衬底上方的材料层并且 形成所述侧壁的轮廓，而且其优选形成竖直的侧壁。所述侧壁的厚 度可以是第一次轮廓成形阶段之后所述侧壁厚度的两倍，因为已经 实施了两次沉积。

在多个循环之后，所述侧壁达到期望的厚度。如图2F所 示，然后用竖直侧壁212作掩模将掺杂剂注入到衬底204，其形成重 掺杂源和漏区域220。