[发明专利]A/D转换器

说明书

技术领域

本发明涉及将模拟信号转换成数字信号的A/D转换器的改进。

背景技术

以下，对以往的A/D转换器进行说明。

图24是表示以往的并联型A/D转换器1200的图。

在图24中，上述并联型A/D转换器1200，作为外部输入具有模 拟输入信号AIN、外部输入动作时钟信号CKIN、开始信号ST，并由 参考电压生成电路1201、比较电路1202、逻辑电路1203、和时钟缓 冲电路1204构成。

上述时钟缓冲电路1204包括相互串联连接的多个反相器，以上 述外部输入动作时钟信号CKIN为输入，通过所谓的反相器延迟、即 通过将从相互串联连接的多个反相器的第一级输入的外部输入动作 时钟信号CKIN由上述多个反相器依次延迟，来生成上述比较电路用 动作时钟信号CLK_CMP、和上述逻辑电路用动作时钟信号 CLK_ENC。

因此，外部输入动作时钟信号CKIN、比较电路用动作时钟信号 CLI_CMP、和逻辑电路用动作时钟信号CLK_ENC的频率、振幅、 占空比和抖动等各个信号参数全部相同。

不过，该逻辑电路用时钟信号CLK_ENC与上述比较电路用时 钟信号CLK_CMP的相位相互反相。

专利文献1(实施方式1)中对上述以往的并联型A/D转换器的 动作进行了说明。

图25是表示专利文献1的实施方式1的A/D转换器1200的结 构的图。

如图25所示，A/D转换器1200具有参考电压生成电路(参考电 压生成单元)1201、差动放大器列(差动放大单元)112、和操作电 路(操作单元、比较电路)1202。

该A/D转换器1200还可以具有编码电路(编码单元、逻辑电路) 1203。

参考电压生成电路1201利用相互串联连接的分压用的多个电阻 R1～Rm(m为大于等于2的整数)产生多个参考电压VR1～VRm+ 1。其中，参考电压VRm+1从高电压(电源电压)施加用的节点1201a 与电阻Rm连接的抽头获得，参考电压VRi(i＝2，...，m)从连接 在电阻Ri-1与电阻Ri之间的抽头获得，参考电压VR1从低电压(接 地电压)施加用的节点1201b与电阻R1连接的抽头获得。

差动放大器列112包括m+1个差动放大器A1～Am+1，对多 个参考电压VR1～VRm+1分别与从模拟信号电压输入端子104输入 的输入模拟信号电压Ain的电压差进行放大，生成多个输出电压组。

在这里，多个输出电压组各自包含互补的非反相输出电压和反相 输出电压。

来自差动放大器A1～Am+1的输出电压组中所包含的非反相输 出电压和反相输出电压被直接输出到操作电路(比较电路)1202内的 比较电路Cr1～Crn+1。

此外，操作电路(比较电路)1202包含n+1个比较电路(比较 单元)Cr1～Crn+1，比较电路Cr1～Crn+1各自都具有4个输入。 比较电路Cr1～Cr4接收差动放大器A1和A2的非反相输出电压和反 相输出电压，比较电路Cr5～C8接收差动放大器A3和A4的非反相 输出电压和反相输出电压，...，比较电路Crn-2～Cn+1接收差动 放大器Am和Am+1的非反相输出电压和反相输出电压。即，每4 个比较电路从其两端的2个差动放大器接收非反相输出电压和反相输 出电压。

操作电路(比较电路)1202接收多个输出电压组，按照时钟信 号进行动作。

各比较电路Cr1～Crn+1具有输入晶体管部和正反馈部。多个 输出电压组中的第1输出电压组和第2输出电压组被输入于输入晶体 管部。正反馈部按照时钟信号进行动作。

编码电路1203对比较结果(数字信号)进行编码，生成数字数 据信号。

这样，在以往的并联型A/D转换器1200中，例如，如上所述， 参考电压生成电路1201由相互串联连接的多个电阻构成，并且通过 在该串联连接体的一端连接高电压侧基准电压、在另一端连接低电压 侧基准电压而构成。

从这些电阻之间的多个连接点分别输出各个分压电压作为参考 电压。

在差动放大器列112中，多个差动放大器各自具有2个输入端子， 向一个输入端子输入输入模拟信号电压，向另一个输入端子输入参考 电压之一，并输出非反相输出电压和反相输出电压。