[发明专利]全速多端口存储器阵列测试方法及设备

权利要求书

1.一种在处理器中测试具有多个写入端口的存储器阵列的方法，其包含：

经由第一写入端口将第一数据模式写入到所述阵列中的第一地址；

同时经由第二写入端口将第二数据模式写入到所述阵列中的第二地址；

从所述阵列读取所述第一数据模式及所述第二数据模式；及

分别将从所述阵列读取的所述第一数据模式及所述第二数据模式与被写入到所述阵列的所述第一数据模式及所述第二数据模式相比较。

2.根据权利要求1所述的方法，其进一步包含在写入所述第一数据模式及所述第二数据模式之前将背景数据模式写入到所述阵列中的至少所述第一地址及所述第二地址。

3.根据权利要求1所述的方法，其中所述第一数据模式与所述第二数据模式相同。

4.根据权利要求1所述的方法，其中所述第一数据模式与所述第二数据模式不同。

5.根据权利要求1所述的方法，其中所述第一地址与所述第二地址邻近。

6.根据权利要求1所述的方法，其中所述第一地址与所述第二地址不邻近。

7.根据权利要求1所述的方法，其中在集成电路操作频率下执行对测试模式的所述写入及读取。

8.一种在处理器中测试具有多个读取端口的存储器阵列的方法，其包含：

将第一数据模式写入到所述阵列中的第一地址；

将第二数据模式写入到所述阵列中的第二地址；

经由第一读取端口从所述阵列读取所述第一数据模式；

同时经由第二读取端口从所述阵列读取所述第二数据模式；及

分别将从所述阵列读取的所述第一数据模式及所述第二数据模式与被写入到所述阵列的所述第一数据模式及所述第二数据模式相比较。

9.根据权利要求8所述的方法，其进一步包含在写入所述第一数据模式及所述第二数据模式之前将背景数据模式写入到所述阵列中的至少所述第一地址及所述第二地址。

10.根据权利要求8所述的方法，其中所述第一数据模式与所述第二数据模式相同。

11.根据权利要求8所述的方法，其中所述第一数据模式与所述第二数据模式不同。

12.根据权利要求8所述的方法，其中所述第一地址与所述第二地址相同。

13.根据权利要求8所述的方法，其中所述第一地址与所述第二地址不同。

14.根据权利要求8所述的方法，其中在处理器操作频率下执行对测试模式的所述写入及读取。

15.根据权利要求8所述的方法，其中将从所述阵列读取的所述第一数据模式及所述第二数据模式与被写入到所述阵列的所述第一数据模式及所述第二数据模式相比较包含：同时将从所述阵列读取的所述第一数据模式及所述第二数据模式与被写入到所述阵列的所述第一数据模式及所述第二数据模式相比较。

16.根据权利要求8所述的方法，其进一步包含：

将第三数据模式写入到所述阵列中的第三地址；

在读取所述第一数据模式及所述第二数据模式的同时，经由第三读取端口从所述阵列读取所述第三数据模式；及

将从所述阵列读取的所述第三数据模式与被写入到所述阵列的所述第三数据模式相比较。

17.根据权利要求16所述的方法，其中比较所述数据模式包含：

同时将从所述阵列读取的所述第一数据模式及所述第二数据模式与被写入到所述阵列的所述第一数据模式及所述第二数据模式相比较；及

随后将从所述阵列读取的所述第三数据模式与被写入到所述阵列的所述第三数据模式相比较。

18.一种在处理器中测试存储器阵列的方法，其包含：

将一个或一个以上预定数据模式写入到所述阵列；

同时经由两个或两个以上读取端口从所述阵列读取所述数据模式，借此暴露所述阵列及/或所述读取端口中通过一次经由一个读取端口读取数据未能暴露的电边际。

19.根据权利要求18所述的方法，其中将一个或一个以上预定数据模式写入到所述阵列包含同时经由两个或两个以上写入端口将预定数据模式写入到所述阵列，借此暴露所述阵列及/或所述写入端口中通过一次经由一个写入端口写入数据未能暴露的电边际。