[发明专利]嵌入式存储器中的位线预充电

说明书

技术领域

本公开一般涉及存储器，尤其涉及存储器的预充电技术。

背景技术

许多存储器系统利用位线预充电通过输出驱动器在读访问过程中 协助检测存储的数据。同步预充电系统典型地使用一定的时钟边缘触 发多种事件，包括存储器预充电。然而，由于在时钟边缘之前地址信 息典型地是可用的，因此对时钟边缘的依赖典型地引入了时序空泡 (timing bubble)，其使存储器访问处理变慢。而且，在这些传统的预 充电系统中，与同步预充电相关的有害问题，诸如偏斜、抖动和建立 时间，可能在多个时钟周期中积累，由此阻碍对存储器适时地存取。 因此，一种改进的存储器预充电技术将是有利的。

附图说明

通过参考附图，可以更好地理解本公开，并且使本公开的多种特 征和优点对于本领域的技术人员变得显而易见。

图1是说明了根据本公开的至少一个实施例的实现异步存储器预 充电的示例性处理系统的框图。

图2是说明了根据本公开的至少一个实施例的示例性异步存储器 预充电系统的框图。

图3是说明了根据本公开的至少一个实施例的示例性局部位线和 全局位线预充电方案的时序图。

图4是说明了根据本公开的至少一个实施例的示例性存储器组件 的示图。

图5是说明了根据本公开的至少一个实施例的图4的存储器组件 的示例性实现方案的示图。

图6是说明了根据本公开的至少一个实施例的图5的存储器组件 实现方案的示例性操作的时序图。

不同附图中使用的相同的参考符号表示相似或相同的事项。

发明内容

根据本公开的一个方面，一种用于位线预充电的方法包括，基于 第一地址值确定第一预解码值并且响应第一时钟信号锁存第一预解码 值以提供锁存的第一预解码值。该方法进一步包括，仅直接响应锁存 的第一预解码值，终止存储器组件的第一位线的预充电，不依赖于用 作触发的任何时钟信号。

根据本公开的另一方面，一种用于位线预充电的方法包括，在第 一时钟信号的第一相位期间，基于第一地址值和第二地址值确定第一 预解码值和第二预解码值。该方法进一步包括，响应第一时钟信号的 第一相位终止时的第一边缘事件，锁存第一预解码值和第二预解码值， 以提供锁存的第一预解码值和锁存的第二预解码值。该方法额外包括， 仅直接响应锁存的第一预解码值，终止高速缓存的标签阵列的第一区 段的第一位线的预充电，不依赖于用作触发的任何时钟信号。该第一 区段是响应锁存的第一预解码值的对应比特的断言而选择的。该方法 进一步包括，在第二时钟信号的第一相位期间，确定第一区段的第一 字线处的第一标签值。该第一字线是响应锁存的第二预解码值的对应 比特的断言而选择的。该方法额外包括，响应第二时钟信号的第一相 位终止时的第二边缘事件，锁存第一标签值。

根据本公开的另一方面，一种集成电路器件包括，第一锁存器， 其具有用于接收第一预解码值的第一输入，用于接收第一时钟信号的 第二输入，和用于响应第一时钟信号的边缘事件提供锁存的第一预解 码值的输出。该集成电路器件进一步包括存储器组件。该存储器组件 包括用于接收锁存的第一预解码值和锁存的第二预解码值的输入、第 一位线、和联接到第一位线的多个字线。每个字线与锁存的第二预解 码值的对应比特相关联。该集成电路器件进一步包括第一逻辑，其具 有用于接收锁存的第一预解码值的对应比特的输入。该第一逻辑用于 仅直接响应锁存的第一预解码值的对应比特处的值，来终止所述第一 位线的预充电，不依赖于用作触发的任何时钟信号。

具体实施方式

图1～6说明了用于对存储器组件预充电的示例性技术。地址信息， 诸如基地址和偏移值，用于生成预解码值。基于第一时钟锁存预解码 值。然后，在不等待时钟边缘事件(例如，上升时钟边缘)的情况下， 锁存的预解码值用于直接终止存储器组件的指明的局部位线以及全局 位线的预充电，由此减少或消除由于存储器预充电要求引起的存储器 访问处理中的时序空泡。

尽管此处为了易于说明在用于处理设备中的数据高速缓存的标签 阵列的背景下描述了示例性技术，但是本领域的技术人员可以在不偏 离本公开的范围的前提下，在其他的存储器组件中实现公开的技术， 诸如嵌入式存储器、外部存储器等。