[实用新型]一种新型数字电路与系统实验平台

权利要求书

1.一种新型数字电路与系统实验平台，包括CPLD、FPGA/CPLD核心目标板、所述的CPLD与所述的FPGA/CPLD核心目标板电连接，其特征在于它还包括第一显示模块、第二显示模块、键盘、逻辑笔模块、MCU、分立元件自助实验区、高速AD转换器、高速DA转换器、RAM，所述的CPLD分别与所述的MCU和分立元件自助实验区电连接，所述的CPLD输出端与所述的第二显示模块输入端电连接，所述的键盘的输出端与所述的CPLD的输入端电连接，所述的MCU与所述的逻辑笔模块电连接，所述的MCU的输出端与所述的第一显示模块的输入端连接，所述的FPGA/CPLD核心目标板与所述的RAM电连接，所述的FPGA/CPLD核心目标板的输入端与所述的高速AD转换器的输出端电连接，所述的FPGA/CPLD核心目标板的输出端与所述的高速DA转换器的输入端电连接。

2.根据权利要求1所述的一种新型数字电路与系统实验平台，其特征在于所述的CPLD为可编程逻辑器件EPM1270，包括核心数据处理模块、显示控制模块、频率计、按键滤波和DDS，所述的核心数据处理模块的输出端与所述的显示控制模块的输入端连接，所述的显示控制模块的输出端与所述的第二显示模块的输入端连接，所述的核心数据处理模块分别与所述的分立元件自助实验区、所述的MCU、所述的FPGA/CPLD核心目标板连接，所述的分频计的输出端、所述的按键滤波的输出端分别与所述的核心数据处理模块的输入端连接，所述的键盘的输出端与所述的按键滤波的输入端连接，所述的按键滤波的输出端与所述的DDS的输入端连接。

3.根据权利要求1所述的一种新型数字电路与系统实验平台，其特征在于所述的CPLD为可编程逻辑器件EPM1270T144C5，所述的第二显示模块为八个七段数码显示管组成，所述的EPM1270T144C5的引脚PIN117～PIN124分别与八个数码显示管的位选端连接，所述的EPM1270T144C5的引脚PIN138～PIN144分别与每个数码显示管的七个引脚连接，所述的EPM1270T144C5的引脚PIN45与89C51单片机的引脚P10连接，所述的EPM1270T144C5的引脚PIN48与所述的89C51单片机的引脚P11连接，所述的EPM1270T144C5的引脚PIN18与50MHz的时钟信号连接，所述的EPM1270T144C5的引脚PIN37～PIN45分别与9个10K欧姆电阻连接，所述的电阻的另一端分别接5V电压，所述的EPM1270T144C5的引脚PIN37～PIN45同时分别通过开关接地，所述的EPM1270T144C5的引脚PIN73～PIN94与所述的FPGA/CPLD核心目标板的引脚连接，所述的EPM1270T144C5的引脚PIN95～PIN106分别与所述的AT28C64集成电路的引脚A9～A0连接，所述的AT28C64集成电路的引脚D0～D7与芯片TLC7524的引脚连接。