[实用新型]芯片组装体与芯片封装体

说明书

技术领域

本实用新型是有关于一种半导体元件，且特别是有关于一种芯片组装体与芯片封装体。

背景技术

在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计、集成电路的制作及集成电路的封装。

在集成电路的制作中，芯片(chip)是经由晶圆(wafer)制作、形成集成电路以及切割晶圆(wafer sawing)等步骤而完成。晶圆具有一主动面(active surface)，其泛指晶圆的具有主动元件(active element)的表面。当晶圆内部的集成电路完成之后，晶圆的主动面更配置有多个焊垫(bonding pad)，以使最终由晶圆切割所形成的芯片可经由这些焊垫而向外电性连接于一承载器(carrier)。承载器例如为一导线架(leadframe)或一电路板(circuit board)。芯片可通过引线接合技术(wire-bondingtechnology)或覆晶接合技术(flip-chip bonding technology)配置于承载器上且电性连接至承载器，使得芯片的这些焊垫可电性连接至承载器的多个接点，以构成一芯片封装体。

就覆晶接合技术而言，通常在晶圆的主动面上形成这些焊垫之后，会于各个焊垫上制作一导电凸块(conductive bump)，以作为芯片电性连接至承载器的中介。由于这些导电凸块通常以面阵列的方式排列于芯片的主动面上，使得覆晶接合技术适于运用在高接点数及高接点密度的芯片封装体，例如已普遍地应用于半导体封装产业中的覆晶/球格阵列式封装(flip chip/ball gridarray package)。此外，相较于引线接合技术，由于这些导电凸块可提供芯片与承载器之间较短的传输路径，使得覆晶接合技术可提升芯片封装体的电性效能(electrical performance)。

已知的芯片封装体的芯片在进行高速启动(turn on)与关闭(turn off)的切换时，芯片内部的电流回路会产生切换噪声(switching noise)，而配置于芯片封装体内的去耦合电容(decoupling capacitor)将适时地稳定电源与过滤高频噪声。在已知的芯片封装体中，去耦合电容依照设计需求而配置于承载器内或承载器上，然而这些配置去耦合电容的位置皆有其缺点。进言之，配置于承载器内的去耦合电容其制作不易且制造成本较高。

此外，配置于承载器上的去耦合电容虽然其电容值可较大，但是配置于承载器上的去耦合电容与芯片相距较远而无法达到预期的效果。

实用新型内容

本实用新型提供一种芯片组装体及芯片封装体，其电性效能较佳。

本实用新型提出一种芯片组装体，其包括一芯片与至少一被动元件(passive element)。芯片包括一基材(substrate)、一线路单元(circuit unit)、多个第一焊垫与多个导电孔道(conductivevia)。基材具有彼此相对的一第一表面与一第二表面。线路单元配置于第一表面上，且这些第一焊垫配置于第二表面上。这些导电孔道贯穿基材，其中这些导电孔道电性连接这些第一焊垫与线路单元。此外，被动元件配置于第二表面上且电性连接至这些第一焊垫。

本实用新型提出一种芯片封装体，其包括一承载器与一芯片组装体。芯片组装体配置于承载器上且电性连接至承载器，芯片组装体包括一芯片与至少一被动元件。芯片包括一基材、一线路单元、多个第一焊垫与多个导电孔道。基材具有彼此相对的一第一表面与一第二表面，其中第一表面面向承载器。线路单元配置于第一表面上，且这些第一焊垫配置于第二表面上。这些导电孔道贯穿基材，其中这些导电孔道电性连接这些第一焊垫与线路单元。此外，被动元件配置于第二表面上且电性连接至这些第一焊垫。

由于本实用新型的被动元件是配置于芯片的背面，所以与已知技术的将被动元件配置于承载器上的作法相较，本实用新型的芯片组装体的被动元件与芯片相距较近。因此，当芯片运作时，被动元件所能达到的效能较佳，使得本实用新型的芯片组装体与应用其的芯片封装体的电性效能有所提升。

本实用新型所述的芯片组装体与芯片封装体，其电性效能有所提升，被动元件亦可作为散热片而将芯片所产生的热传递至外界环境中。

附图说明

图1绘示本实用新型第一实施例的一种芯片封装体的剖面示意图。

图2绘示本实用新型第二实施例的一种芯片封装体的剖面示意图。

具体实施方式