[发明专利]半导体模块、半导体模块的制造方法和便携设备

说明书

技术领域

本发明涉及半导体模块及其制造方法。

背景技术

在现有半导体模块中有被称为CSP(Chip Size Package：芯片尺寸封装)的半导体模块。通过对在一个主面上形成有LSI(电路元件)和与其连接的外部连接电极的半导体晶片(半导体基板)进行切割而分开来形成这种CSP半导体模块。因此，半导体模块可以以与LSI芯片相同的尺寸固定在布线基板上，从而，可以使安装有半导体模块一侧的布线基板小型化。

近年来，伴随着电子设备的小型化/高性能化，要求电子设备中使用的半导体模块进一步小型化。随着这样的半导体模块的小型化，用来安装在布线基板上的电极间的节距窄化必不可少。作为半导体模块的表面安装方法，已知有在电路元件的外部连接电极上形成焊料凸起、对焊料凸起和布线基板的电极焊盘进行软钎焊的倒装安装方法。在倒装安装方法中，焊料凸起本身的大小和软钎焊时架桥现象的产生等成为制约，导致外部连接电极的节距窄化存在界限。近年来，为了克服这样的界限，在电路元件上通过形成再布线来进行外部连接电极的再配置。作为这样的再配置方法，例如已知有这样的方法，即以通过半蚀刻金属板而形成的突起结构作为电极或通路，经由环氧树脂等绝缘层将电路元件安装在金属板上，将电路元件的外部连接电极与突起结构相连接(参照专利文献1)。

专利文献1：日本特开2004-193297号公报

在现有的半导体晶片(半导体基板)的状态下，将突起结构埋入绝缘层中以将金属板、绝缘层及电路元件层积时，由于绝缘层的流动性低，尤其是在半导体晶片的中心附近处被突起结构挤出的树脂的排出场所少，所以存在这样的问题，即树脂的残膜夹在突起结构和与其相对的电路元件电极的界面上，再布线部分处的连接可靠性降低。

发明内容

本发明是鉴于这样的问题而作出的，其目的在于提供一种在将突起结构埋入绝缘层以将金属板、绝缘层及电路元件层积的半导体模块中，提高突起结构和电路元件的电极的连接可靠性的技术。

本发明的一种形态是半导体模块的制造方法。该半导体模块的制造方法，其特征在于，包括：第一工序，形成表面设置有电路元件和与该电路元件电连接的电极的半导体基板；第二工序，形成具有从主表面突出设置的突起部和设置在该主表面的第一沟槽部的金属板；第三工序，经由绝缘层压接金属板和半导体基板，通过使突起部贯通绝缘层而电连接突起部和电极。

通过这种形态，被突起部挤出的部分等多余的绝缘层流动到第一沟槽部内，抑制绝缘层的残膜夹在突起部和电极之间的界面上，所以能够容易地制造突起部和电极的连接可靠性提高的半导体模块。

在上述结构中，优选在半导体基板上形成多个电路元件，第一沟槽部形成在为划分多个电路元件而设置的划线区域中。划线区域一般是以将在半导体晶片(半导体基板)的表面上纵横形成的多个电路元件划分成各电路元件的方式包围的格子状的区域，是将半导体晶片(半导体基板)切割而分开时被除去的区域。因此，可以不考虑电路元件的电极等布线层的布局，在切割区域中设置第一沟槽部，而且在重新制造其它电路元件的情形下也可以通用化而加以利用。结果是能够实现连接可靠性提高的半导体模块的低成本化。

在上述结构中，优选在电路元件的边缘部中形成电极。通过在避开了形成有集成电路区域的边缘部(划线区域附近)形成电路元件的电极，在划线区域中形成第一沟槽部，因为多余的绝缘层变得容易流到第一沟槽部内，所以可有效地抑制绝缘层的残膜夹在突起部和电极之间的界面上。

在上述结构中，其特征在于，还包括通过加工金属板而形成具有规定线路/空间图形的布线层的第四工序，与布线层的空间图形相对应地形成第一沟槽部，通过从背面侧将金属板薄膜化而形成布线层。根据本发明，因为能够根据第一沟槽部的空间图形自身匹配地形成具有规定线路/空间图形的布线层，所以不需要加工金属板以形成布线层的光刻工序或蚀刻工序。结果是能够实现突起部和电极的连接可靠性提高的半导体模块的低成本化。

在上述结构中也可以贯通金属板形成第一沟槽部。这种情形下，因为多余的绝缘层通过贯通金属板的第一沟槽部流出到外部，所以能够进一步抑制绝缘层的残膜夹在突起部和电极之间的界面上。

在上述结构中，优选在第一工序的半导体基板中，在其表面上进一步形成第二沟槽部。这样，多余的绝缘层流到第一沟槽部内和第二沟槽部内，可进一步有效地抑制绝缘层的残膜夹在突起部和电极之间的界面上。因此，能够更容易地制造突起部和电极的连接可靠性提高的半导体模块。