[发明专利]叠层电容器

说明书

技术领域

[0001]

本发明涉及大幅度降低等效串联电感(ESL)的叠层电容器，特别是涉及作为去耦电容器等所使用的叠层电容器。

背景技术

[0002]

近年，在供给LSI等的集成电路用的电源中，由于越来越向低电压化发展，负荷电流在不断增大。

[0003]

因而，对于负荷电流的急剧变化，将电源电压的变动控制在容许值内变得非常困难。因此，如图2所示，就在电源102上连接被称为去耦电容器的例如双端子结构的层叠陶瓷电容器100。而且，在负荷电流瞬态变动时，从该层叠陶瓷电容器100向CPU等的LSI104供给电流，做到抑制电源电压的变动。

[0004]

但是，伴随今天的CPU的工作频率的更加高频化，负荷电流的变动变得更高速且更大，图2所示的层叠陶瓷电容器100自身具有的等效串联电感(ESL)已对电源电压的变动带来了大的影响。

[0005]

也就是说，在现在的层叠陶瓷电容器100中，由于ESL高，伴随负荷电流i的变动，与上述一样，电源电压V的变动很容易增大。

[0006]

这里，在负荷电流瞬态的电压变动用下式1近似表示，所以，ESL的高低关系到电源电压的变动的大小。而且，从该式1也可以说ESL的降低关联到将电源电压稳定化。

[0007]

dV＝ESL·di/dt...式1

式中，dV是瞬态的电压变动(V)，di是电流变动量(A)，dt是变动时间(秒)。

[0008]

作为谋求ESL降低的叠层电容器，已知的有特开2003-51423号公报所示的叠层电容器。依据该叠层电容器，可以谋求寄生电感的降低，从而可降低ESL。但是，人们要求ESL的进一步降低。

[0009]

作为使ESL进一步降低的叠层电容器，已知的有多端子叠层电容器。在该多端子叠层电容器中，由于增多外部端子电极，可以实现在一个内部导体层中方向不同的电流的流动。其结果，可以再降低ESL。

[0010]

但是，在多端子电容器中，必需准备多个内部导体层的图形，外部端子电极的数目增多，存在着所谓其制造成本增高的课题。

发明内容

[0011]

本发明是鉴于这样的实际情况所作的发明，其目的在于，提供无需多端子电极，以低制造成本可以大幅度降低ESL的叠层电容器。

[0012]

为达到上述目的，本发明的叠层电容器的特征在于，

设有：多个电介质层层叠而形成的大致长方体形状的电介质基体；

夹在上述电介质层间而配置在电介质基体内的、具有跨越在上述电介质基体的第I纵向侧面和两个横向侧面上而引出的第1引出部的第1内部导体层；

隔着上述电介质层与上述第1内部导体层相对而层叠在上述电介质基体内的、具有跨越在上述电介质基体的第2纵向侧面和两个横向侧面上而引出的第2引出部的第2内部导体层；

在上述电介质基体的外面跨越在上述第1纵向侧面和两个横向侧面上而形成的、连接于上述第1引出部的第1端子电极；以及

在上述电介质基体的外面跨越在上述第2纵向侧面和两个横向侧面上而形成的、连接于上述第2引出部的第2端子电极，

在上述第1引出部上，在沿上述第1纵向侧面的位置上形成不与上述第1端子电极连接的第1间隙图形。

[0013]

在本发明的叠层电容器中，对第1内部导体层的第1引出部形成第1间隙图形。因此，第1引出部就具有从第1内部导体层的本体部分向在电介质基体中的第1纵向侧面与横向侧面交叉的两个角部引出的一对分岔引出图形。因而，在各第1内部导体层中，从各自的分岔引出图形的角部向各自的对角线的角部形成电流的流动，这些流动在第1内部导体层的本体部分、同一面内交叉。

[0014]

其结果，在电流交叉的部位，产生将磁场抵消的作用，从而，可以减小叠层电容器自身的寄生电感，产生降低等效串联电感的效果。

[0015]

另外，在本发明中，由于第1端子电极与第2端子电极在横向彼此面对，端子间距离变短，在这点上也可以谋求低ESL化。另外，由于沿第1和第2纵向侧面的各自侧面形成第1端子电极和第2端子电极，即使在第1引出部上形成了第1间隙图形，也可以充分确保各引出部与各端子电极的连接长度。

[0016]