[发明专利]叠层电容器及其制造方法

说明书

技术领域

[0001]

本发明涉及大幅度降低等效串联电感(ESL)的叠层电容器，特别是涉及作为去耦电容器器等所使用的叠层电容器。

背景技术

[0002]

近年，在供给LSI等的集成电路用的电源中，由于越来越向低电压化发展，负荷电流在不断增大。

[0003]

因而，对于负荷电流的急剧变化，将电源电压的变动控制在容许值内变得非常困难。因此，如图2所示，就在电源102上连接被称为去耦电容器器的例如双端子结构的层叠陶瓷电容器器100。而且，在负荷电流瞬态变动时，从该层叠陶瓷电容器器100向CPU等的LSI104供给电流，做到抑制电源电压的变动。

[0004]

但是，伴随今天的CPU的工作频率的更加高频化，负荷电流的变动变得更高速且更大，图2所示的层叠陶瓷电容器器100自身具有的等效串联电感(ESL)已对电源电压的变动带来了大的影响。

[0005]

也就是说，在现在的层叠陶瓷电容器器100中，由于ESL高，伴随负荷电流i的变动，与上述一样，电源电压V的变动很容易增大。

[0006]

这是由于负荷电流瞬态的电压变动由下式1近似表示，ESL的高低关系到电源电压的变动的大小。而且，从该式1也可以说ESL的降低关联到将电源电压稳定化。

[0007]

dV＝ESL·di/dt…式1

式中，dV是瞬态的电压变动(V)，di是电流变动量(A)，dt是变动时间(秒)。

[0008]

作为谋求ESL降低的叠层电容器，已知的有特开2003-51423号公报所示的叠层电容器。依据该叠层电容器，可以谋求寄生电感的降低，从而可降低ESL。但是，人们要求ESL的进一步降低。

[0009]

作为使ESL进一步降低的叠层电容器，已知的有多端子叠层电容器。在该多端子叠层电容器中，由于增多外部端子电极，可以实现在一个内部导体层中方向不同的电流流动。其结果，可以再降低ESL。

[0010]

但是，在多端子电容器中，必需准备多个内部导体层的图形，外部端子电极的数目增多，存在着所谓其制造成本增高的课题。

[0011]

特开2006-60147号公报中示出了二端子电容器。该二端子电容器设有内层部的导体层和在层叠方向上夹入内部层的虚设导体层，虚设导体层相互之间，以及虚设导体层与端子电极之间通过电介质层中的金属粒子来连接。但是，在特开2006-60147号公报的二端子电容器中，电介质层中的金属粒子是用来防止端子电极的剥离的，不能充分取得降低ESL的效果。

发明内容

[0012]

本发明是鉴于上述的现状所作的发明，其目的在于，提供无需采用多端子电极，以低制造成本大幅度降低ESL的叠层电容器，及该叠层电容器的制造方法。

[0013]

为达成上述目的，本发明的叠层电容器设有：

层叠多个电介质层而形成的大致长方体形状的电介质基体；

在上述电介质基体中，间隔着上述电介质层交互地层叠第一内层用导体层和第二内层用导体层，使其在层叠的方向上互相重叠，形成电容器的内部电极电路的内层部；

在上述电介质基体中，邻接于上述层叠方向上的上述内层部的两端面的至少任意一面上，间隔着上述电介质层而层叠多个第一外层用导体层和第二外层用导体层，使其在上述层叠方向上互相不重叠的外层部；

在上述电介质基体的侧面中至少在相对于上述层叠方向平行的第一侧面上形成的、与上述第一内层用导体层和上述第一外层用导体层连接的第一端子电极；

在上述电介质基体的侧面中至少在与上述第一侧面相对的第二侧面上形成的、与上述第二内层用导体层和上述第二外层用导体层连接的第二端子电极。

位于上述外层部的上述电介质层具有多个针孔导体部，在与该电介质层邻接的一对上述第一外层用导体层或者与一对上述第二外层用导体层重叠的区域中，使得与该电介质层邻接的一对该第一外层用导体层相互之间或一对该第二外层用导体层相互之间在上述层叠方向上互相连接。

[0014]