[发明专利]制作单片集成GaAs基PHEMT和PIN二极管的方法

说明书

技术领域

本发明涉及化合物半导体材料及器件技术领域，尤其涉及一种制作单片集成砷化镓(GaAs)基赝配高电子迁移率晶体管(PHEMT)和PIN二极管的方法。

背景技术

赝配高电子迁移率晶体管(PHEMT)具有高频、高速、高功率增益和低噪声系数的特点，因而在毫米波频段有着广泛的应用，大量应用于军事、太空和民用通讯领域，如毫米波雷达、电子战、智能装备、卫星通讯和辐射天文学等。

PIN二极管是一种特殊的电荷存储二极管。正向偏压下，导通阻抗很小，近似短路；反向偏压下，阻抗很高，近似开路，而且具有随偏压可连续改变阻抗的特性。

在PHEMT电路中，电位转换可以由二极管完成。但是，如果采用肖特基势垒二极管实现PHEMT电路的电位转换，则在高电流密度下，肖特基势垒二极管将产生较大的导通阻抗，不利于PHEMT电路电位转换的实现。如果采用PIN二极管实现PHEMT电路的电位转换，则在高电流密度下，由于PIN二极管的正向导通阻抗较小，就可以解决这个问题。

所以，如果能够将GaAs基PHEMT和PIN二极管集成在同一块衬底上，形成单片集成GaAs基PHEMT和PIN二极管材料结构，则将是一个非常值得研究的技术课题。

发明内容

(一)要解决的技术问题

有鉴于此，本发明的主要目的在于提供一种制作单片集成GaAs基PHEMT和PIN二极管的方法，以将GaAs基PHEMT和PIN二极管集成在同一块衬底上，实现单片集成GaAs基PHEMT和PIN二极管。

(二)技术方案

为达到上述目的，本发明提供了一种制作单片集成砷化镓基赝配高电子迁移率晶体管和PIN二极管的方法，该方法依次包括以下工艺步骤：

光刻PIN上电极、蒸发形成上电极金属、剥离上电极金属、PIN台面腐蚀隔离、同时光刻PIN下电极和PHEMT源漏、蒸发形成PIN下电极和PHEMT源漏金属、剥离PIN下电极和PHEMT源漏区域之外的金属、欧姆接触合金、PHEMT台面腐蚀隔离、PHEMT栅光刻、栅槽腐蚀、蒸发栅金属、剥离栅金属、生长钝化介质、刻孔、一次布线光刻、蒸发布线金属、剥离布线金属；其中：

所述剥离上电极金属包括：利用丙酮溶液剥离，去除上电极区域之外的金属；

所述剥离PIN下电极和PHEMT源漏金属包括：利用丙酮溶液剥离，去除下电极和PHEMT源漏区域之外的金属；

所述欧姆接触合金包括：在280℃合金1分钟，使PIN上、下电极和PHEMT源漏电极形成欧姆接触；

所述蒸发栅金属包括：漂洗、蒸发栅金属Ti/Pt/Au，其中，Ti为50纳米，Pt为80纳米，Au为220纳米；

所述剥离栅金属包括：利用丙酮溶液剥离，去除栅区域之外的金属；

所述生长钝化介质包括：PECVD生长SiN介质200纳米；

所述蒸发布线金属包括：打底胶、漂洗、蒸发布线金属Ti/Au，其中，Ti为50纳米，Au为1000纳米；

所述剥离布线金属包括：利用丙酮溶液剥离，去除布线区域之外的金属。

上述方案中，所述光刻PIN上电极的步骤包括：涂HMDS、匀胶AZ5214、前烘、1#阳版光刻，曝光，反转，泛曝光，显影。

上述方案中，所述蒸发形成上电极金属的步骤包括：打底胶、漂洗，蒸发Ni/Ge/Au/Ge/Ni/Au，其中，Ni为4纳米，Ge为4纳米，Au为66纳米，Ge为8纳米，Ni为3纳米，Au为220纳米。

上述方案中，所述同时光刻PIN下电极和PHEMT源漏的步骤包括：涂HMDS、匀胶AZ5214、前烘、3#阳版光刻，曝光，反转，泛曝光，显影。

上述方案中，所述蒸发形成PIN下电极和PHEMT源漏金属的步骤包括：打底胶、漂洗，蒸发Ni/Ge/Au/Ge/Ni/Au，其中，Ni为4纳米，Ge为4纳米，Au为66纳米，Ge为8纳米，Ni为3纳米，Au为220纳米。