[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及具有由元件分离绝缘膜分离的悬浮栅极的半导体装置及其制造方法。

背景技术

近年来，在作为半导体装置的例如闪速存储器装置中，使用了通过先行形成STI(Shallow Trench Isolation：浅沟槽隔离)结构的元件分离区域再形成栅极层(悬浮栅极层)的工艺。该工艺如日本国专利公开2002-110822号公报所示的那样，是在半导体基板的主表面上形成栅极绝缘膜并在其上形成栅极层(悬浮栅极层)，然后通过沿半导体基板的主表面内的指定方向形成槽而加工晶体管的栅极绝缘膜和栅极层的工艺。按照日本国专利公开2002-110822号公报公开的工艺，利用热氧化法在硅基板上形成隧道绝缘膜，形成搀杂杂质的多晶硅层作为悬浮栅极层，进而利用CMP(Chemical Mechanical Polish：化学机械抛光)法形成作为平坦化处理时的阻挡膜的氮化硅膜，利用减压CVD(LP-CVD(Low Pressure ChemicalVapor Deposition：低压化学气相沉积))法形成利用RIE(Reactive IonEtching：反应性离子蚀刻)法进行刻蚀处理时作为掩模材料的硅氧化膜。其次，利用RIE法对这些硅氧化膜、氮化硅膜、多晶硅膜、隧道绝缘膜顺序进行刻蚀处理，进而通过对硅基板进行刻蚀处理而形成槽。

然后，经过数个工序，利用等离子体CVD法在槽内堆积硅氧化膜，完全埋入到元件分离槽内，利用CMP法在氮化硅膜的上表面对该硅氧化膜进行平坦化处理，此后，除去作为阻挡膜的氮化硅膜。这样，就加工形成了悬浮栅极和栅极绝缘膜以及元件分离绝缘膜。

在应用日本国专利公开2002-110822号公报所公开的制造方法时，在半导体基板的主表面上按指定的膜厚堆积各膜，沿主表面上的某一指定方向形成槽，将元件分离绝缘膜埋入该槽内，沿在表面内与指定方向交叉的交叉方向除去电气导电性强的搀杂杂质的多晶硅层，通过对相邻的多晶硅层进行分离加工，在半导体基板的主表面上形成2维的悬浮栅极。这样，在半导体基板的主表面上就可以形成面积效率高的悬浮栅极。

应用该方法时，通过分断半导体基板的主表面上的多晶硅层，可以在指定方向和交叉方向构成2维的悬浮栅极，但是，必须将元件分离绝缘膜的上表面形成得高于栅极绝缘膜的形成面(上表面)，所以，即使想除去在相邻的元件分离绝缘膜间形成的多晶硅层，也会沿着在元件分离绝缘膜的侧壁的槽的形成方向(指定方向)残留下来。于是，与指定方向相邻的悬浮栅极将会发生电气导通不良的情况。特别是近年来随着电路设计尺寸的缩小化，在元件分离绝缘膜间形成的悬浮栅极层的宽度尺寸变窄。因此，宽高比增大，从而用于分断悬浮栅极层的条件就更加苛刻。

发明内容

本发明的目的旨在提供可以防止相邻的悬浮栅极间的电气导通的半导体装置及其制造方法。

本发明的半导体装置的制造方法，其特征在于，包括：在半导体基板的主表面上形成栅极绝缘膜的工序；在上述栅极绝缘膜上形成悬浮栅极层的工序；对上述悬浮栅极层和上述栅极绝缘膜以及上述半导体基板沿指定方向形成槽部从而将上述悬浮栅极层和栅极绝缘膜分断成多个的工序；在上述槽部内形成其上表面位于上述悬浮栅极层上表面的下方并位于上述栅极绝缘膜的上表面的上方的元件分离绝缘膜的工序；形成由氧化膜层和氮化膜层的层叠结构构成的栅极间绝缘膜以覆盖上述悬浮栅极层和上述元件分离绝缘膜的工序；在上述栅极间绝缘膜上形成控制栅极层的工序；沿与上述指定方向交叉的交叉方向除去上述控制栅极层而将该控制栅极层分断成多个的工序；将悬浮栅极层与栅极间绝缘膜间的选择比条件设为1∶1.5～2的范围内的指定条件，在分断上述控制栅极层的分断区域中对上述栅极间绝缘膜和上述元件分离绝缘膜进行刻蚀的工序；除去位于分断上述控制栅极层和上述栅极间绝缘膜的区域正下方的悬浮栅极层的工序。