[发明专利]阵列基底及具有该阵列基底的显示装置

权利要求书

1.一种阵列基底，包括：

第一薄膜晶体管，电连接到栅极线和数据线；

第二薄膜晶体管，电连接到栅极线和数据线；

第一像素电极，电连接到第一薄膜晶体管；

第二像素电极，电连接到第二薄膜晶体管；

存储线，以与第一像素电极和第二像素电极叠置的关系设置存储线的位置，其中，所述叠置限定存储线的与第一像素电极相关的第一区域和存储线的与第二像素电极相关的第二区域，其中，第一区域的大小不同于第二区域的大小。

2.如权利要求1所述的阵列基底，其中，第一薄膜晶体管的栅电极和源电极分别电连接到第二薄膜晶体管的栅电极和源电极。

3.如权利要求1所述的阵列基底，其中，第一区域的大小大于第二区域的大小。

4.如权利要求3所述的阵列基底，其中，第一区域是第二区域的两倍大。

5.如权利要求3所述的阵列基底，其中，与第一像素电极叠置的存储线的宽度大于与第二像素电极叠置的存储线的宽度。

6.如权利要求1所述的阵列基底，其中，构造第二像素电极的形状，使得第二像素电极至少环绕第一像素电极的部分。

7.如权利要求1所述的阵列基底，其中，第二像素电极的面积是第一像素电极的面积的两倍大。

8.如权利要求1所述的阵列基底，其中，栅极线沿着第一方向形成，数据线沿着不同于第一方向的第二方向形成，从而形成多个像素单元区，

其中，第一像素电极和第二像素电极形成在每个像素单元区中。

9.如权利要求8所述的阵列基底，其中，存储线包括：

第一存储支线，与第一像素电极和第二像素电极中的设置在奇数列中的第一像素电极和第二像素电极叠置；

第二存储支线，与第一像素电极和第二像素电极中的设置在偶数列中的第一像素电极和第二像素电极叠置。

10.如权利要求9所述的阵列基底，还包括连接到第一存储支线的第一存储电压生成器和连接到第二存储支线的第二存储电压生成器。

11.如权利要求10所述的阵列基底，还包括：

第一存储主线，电连接到第一存储支线的端部；

第二存储主线，电连接到第二存储支线的端部，其中，第一存储电压生成器连接到第一存储主线，第二存储电压生成器连接到第二存储主线。

12.如权利要求11所述的阵列基底，其中，第一存储主线和第二存储主线由与栅极线的层相同的层形成。

13.如权利要求12所述的阵列基底，其中，第一存储主线和第二存储主线沿着与栅极线平行的方向形成。

14.如权利要求12所述的阵列基底，其中，在第一存储主线和第二存储主线上形成第一绝缘层，第一存储支线和第二存储支线形成在第一绝缘层上，在第一存储支线和第二存储支线上形成第二绝缘层。

15.如权利要求14所述的阵列基底，其中：

第一接触孔形成在第二绝缘层中，用于暴露第一存储支线的端部；

第二接触孔形成在第一绝缘层和第二绝缘层中，用于暴露第一存储主线的部分；

第三接触孔形成在第二绝缘层中，用于暴露第二存储支线的端部；

第四接触孔形成在第一绝缘层和第二绝缘层中，用于暴露第二存储主线的部分。

16.如权利要求15所述的阵列基底，还包括：

第一连接电极，形成在第二绝缘层上，并分别通过第一接触孔和第二接触孔电连接到第一存储支线和第一存储主线；

第二连接电极，形成在第二绝缘层上，并分别通过第三接触孔和第四接触孔电连接到第二存储支线和第二存储主线。

17.如权利要求16所述的阵列基底，其中，第一连接电极和第二连接电极由与像素电极的层相同的层形成，并包含透明导电材料。

18.如权利要求8所述的阵列基底，其中，每个像素单元区具有矩形形状，所述矩形形状的较长的边沿着第一方向延伸。

19.如权利要求18所述的阵列基底，其中，第一薄膜晶体管和第二薄膜晶体管在数据线的左侧和右侧沿着第二方向顺序地形成。