[发明专利]非易失性存储设备和相关操作方法

权利要求书

1.一种用于在包含存储单元阵列的非易失性存储设备中执行编程操作的方法，其中所述存储单元阵列包括多个非易失性存储单元，所述方法包括步骤：

在编程操作的第一编程间隔期间，在从多个非易失性存储单元中所选择的多个选择存储单元之中的第一组中编程具有第一逻辑状态的数据；以及

在所述第一编程间隔之后的、编程操作的第二编程间隔期间，在所述选择存储单元之中的第二组中编程具有不同于第一逻辑状态的第二逻辑状态的数据。

2.如权利要求1所述的方法，其中所述第一逻辑状态对应于逻辑“1”，而所述第二逻辑状态对应于逻辑“0”。

3.如权利要求1所述的方法，其中所述非易失性存储设备是相变随机存取存储(PRAM)设备，而所述多个存储单元是相变存储单元。

4.一种用于在包含存储单元阵列的非易失性存储设备中执行编程操作的方法，其中所述存储单元阵列包括多个非易失性存储单元，所述方法包括步骤：

在多个非易失性存储单元中识别第一组“a”(“a”是自然数)个失败非易失性存储单元，其中所述第一组失败非易失性存储单元将被编程为第一逻辑状态，并且在编程操作的第一编程间隔期间，通过采用“m”(“m”是自然数)个分区编程操作来编程具有第一逻辑状态的第一组失败非易失性存储单元；

在多个非易失性存储单元中识别第二组“b”(“b”是自然数)个失败非易失性存储单元，其中所述第二组失败非易失性存储单元将被编程为第二逻辑状态，并且在所述第一编程间隔之后的、编程操作的第二编程间隔期间，通过采用“n”(“n”是自然数)个分区编程操作来编程具有第二逻辑状态的这组失败非易失性存储单元。

5.如权利要求4所述的方法，其中将所述多个非易失性存储单元分成多个单元组；

其中所述“m”个分区编程操作中的每个对应于包括所述“a”个失败非易失性存储单元中的至少一个的多个单元组之一；并且

其中所述“n”个分区编程操作中的每个对应于包括所述“b”个失败非易失性存储单元中的至少一个的多个单元组之一。

6.如权利要求4所述的方法，其中所述第一逻辑状态对应于逻辑“1”，而第二逻辑状态对应于逻辑“0”。

7.如权利要求4所述的方法，其中所述非易失性存储设备是相变随机存取存储(PRAM)设备。

8.一种非易失性存储设备，所述设备包括：

存储单元阵列，包括多个非易失性存储单元；和

编程电路，被适配成在编程操作的第一编程间隔期间，在从多个非易失性存储单元中所选择的多个选择存储单元之中的第一组中编程具有第一逻辑状态的数据，并且进一步被适配成在所述第一编程间隔之后的、编程操作的第二编程间隔期间，在所述选择存储单元之中的第二组中编程具有不同于第一逻辑状态的第二逻辑状态的数据。

9.如权利要求8所述的设备，其中所述第一逻辑状态对应于逻辑“1”，而所述第二逻辑状态对应于逻辑“0”。

10.如权利要求8所述的设备，其中所述非易失性存储单元包括相变存储单元。

11.一种非易失性存储设备，所述设备包括：

存储单元阵列，包括多个非易失性存储单元；和

编程电路，被适配成在多个非易失性存储单元中识别第一组“a”(“a”是自然数)个失败非易失性存储单元，其中所述第一组失败非易失性存储单元将被编程为第一逻辑状态，并且在编程操作的第一编程间隔期间，通过采用“m”(“m”是自然数)个分区编程操作来编程具有第一逻辑状态的第一组失败非易失性存储单元，并且进一步被适配成在多个非易失性存储单元中识别第二组“b”(“b”是自然数)个失败非易失性存储单元，其中所述第二组失败非易失性存储单元将被编程为第二逻辑状态，并且在所述第一编程间隔之后的、编程操作的第二编程间隔期间，通过采用“n”(“n”是自然数)个分区编程操作来编程具有第二逻辑状态的这组失败非易失性存储单元。