[发明专利]半导体封装基板结构

说明书

技术领域

本发明涉及一种半导体封装基板结构，尤指一种在电路板表面的 电性连接垫上形成与外界作电性连接的导电元件的结构。

背景技术

在现行覆晶(Flip Chip)技术中，于集成电路(IC)的半导体芯片的 主动面上具有电极垫，而有机电路板亦具有相对应该电极垫的电性连 接垫，于该半导体芯片的电极垫与电路板的电性连接垫之间形成有焊 锡结构或其它导电黏着材料，该焊锡结构或导电黏着材料提供该半导 体芯片以及电路板之间的电性连接以及机械性的连接。

如图1所示，覆晶技术是将多个金属凸块11形成于一半导体芯片 12的电极垫121上，以及多个由焊料所制成的预焊锡结构13形成于一 电路板14的电性连接垫141上，将该半导体芯片12的金属凸块11以 覆晶方式对应于电路板14的预焊锡结构13，并在足以使该预焊锡结构 13熔融的回焊温度条件下，将预焊锡结构13回焊至相对应的金属凸块 11，使该半导体芯片12电性连接该电路板14。

请参阅图2A至图2D，为现有于电路板上预先形成焊锡结构的制法 剖视示意图。

如图2A所示，提供一表面具有电性连接垫201的电路板20。

如图2B所示，于该电路板20表面形成有一系如防焊层的绝缘保 护层21，并经曝光显影制程以露出该电性连接垫201。

如图2C所示，接着，于该电路板20表面的电性连接垫201形成 有一接着层22，再以电镀或印刷的方式形成预焊锡23。但是，覆晶技 术仍存在若干问题，例如芯片尺寸级封装用的覆晶基板(Flip-Chip Chip Scale Package，FCCSP)，该覆晶基板的厚度十分薄小，因此容 易产生板翘，且长条状的电路板表面具有多个基板单元，易造成表面 形成预焊锡的制程复杂、良率低且生产周期(Cycle time)长等问题； 此外该电性连接垫201表面的预焊锡23高度并非全部皆在同一水平高 度，部分的预焊锡23’高度低于或高于正常的预焊锡23，而在该导电 元件23、23’之间有一高度差e。

如图2D所示，为解决该电路板20表面的导电元件23高度不平整 的问题，接着进行整平(coining)制程，通过挤压方式以求该些预焊锡 23的高度有较佳的平整性，但整平制程无法将该电路板20表面的所有 导电元件23全部一次整平，而必须局部逐步进行整平，如此虽可解决 局部平整度的问题，却耗费工时及成本。

请参阅图3，为半导体芯片31以覆晶电性连接于该电路板32的示 意图，该电路板32表面具有电性连接垫321，且于该电路板32表面形 成有一绝缘保护层33，而该绝缘保护层33形成有开孔330以露出该电 性连接垫321部分表面，且该电性连接垫321表面形成有接着层322， 但是其高度仍低于该绝缘保护层33表面；而该半导体芯片31具有电 极垫311，于该电极垫311表面形成有一金属凸块34，使该半导体芯 片31的金属凸块34与电路板32的电性连接垫321相对应，并进行回 焊制程使该金属凸块34电性连接在该电路板32的电性连接垫321表 面。

但是，该绝缘保护层33的高度并非完全平整，部分的高度会高于 或低于平均高度，使不同区域的绝缘保护层33表面之间产生一高度差 e’，于绝缘保护层33形成有开孔330，以显露出电性连接垫321，将 该半导体芯片31的金属凸块34与该电性连接垫321连接，而容易产 生偏移或电性连接不良的情况；尤其是非绝缘保护层定义(Non Solder Mask Defined，NSMD，即该焊垫未为绝缘保护层所覆盖)产品更严重。

因此，如何提出一种半导体封装基板电性连接结构及制法，避免 现有技术中导电元件高度不平整，以及该绝缘保护层的高度不平均， 导致该半导体芯片与封装基板之间产生偏移及电性连接不良的缺陷， 实已成为目前业界亟待克服的问题。

发明内容

鉴于上述现有技术的缺陷，本发明的主要目的在于提供一种半导 体封装基板结构，得形成平整的导电柱，以免除预焊锡不平整而影响 后续封装制程的可靠度。

本发明的又一目的在于提供一种半导体封装基板结构，通过形成 导电柱且该导电柱高度高于绝缘保护层，以易与芯片端的凸块作电性 连接。