[发明专利]为电子电路的基于扫描测试产生测试时钟的系统、装置和方法

说明书

技术领域

本发明一般涉及电子设备和用于扫描测试电路的时钟架构，尤其涉及用于产生便于例如基于扫描的实速(at-speed)测试以至少检测延迟相关故障的可配置测试时钟波形的系统、结构和方法。

背景技术

电子器件制造商使用纳米级半导体制造工艺来制造几何尺寸减小的集成电路，从而在单位面积上提供更多的晶体管和互连资源。但是制造几何形状不断减小的器件也增加了导体相关故障和电阻型缺陷的出现。导体相关故障通常源于降低金属互连质量的工艺偏差，从而导致例如不一致的接触电阻。电阻缺陷导致受影响的电路节点处的信号转变更缓慢地上升和下降。但是由于常规的固定型(stuck-at)和参数泄漏电流(例如IDDQ测试)测试方法不能有效地检测这些类型的故障，电子器件制造通常依赖于延迟测试方法来筛选出这种故障模式。然而，结构延迟测试比诸如固定型测试的常规测试方法昂贵得多。例如，实现延迟测试的数据量比常规固定型测试的数据量大得多。在一些情形中，延迟测试需要比固定型测试多三到五倍的数据。此外，固定型测试检测诸如“固定”在逻辑值为1或0的的电路节点的静态故障。作为比较，延迟测试检测导致信号上升或下降比可接受的更慢的动态故障。通常延迟测试需要转变信号通过其中该测试筛选延迟相关故障的电路来传播。并且由于延迟测试需要在确定的时间限制内发送和获取转变信号，因此延迟测试矢量显然比固定型测试矢量更难产生测试时钟并与其同步。

图1是示出通常用来实现用于检测待测试电路(“CUT”)102中动态相关故障的常规故障测试的扫描链的一部分100的示图。常规扫描链通常包括触发器108和多路复用器106。扫描使能(“SE”)信号104控制多路复用器106用于与电路102交换刺激和结果信号，或者用于将扫描数据移进或移出触发器108。按惯例，扫描使能104是从单个源通过扇出配置传播的全局信号，类似于测试时钟(“CLK”)120。扫描输入端(“SI”)110接收来自诸如自动测试设备(“ATE”)的外部源的扫描数据，而扫描输出端(“SO”112)移出由刺激信号产生的结果。为了使用扫描链部分100协调延迟测试，测试时钟发生器通常产生测试时钟(“CLK”)120以驱动扫描数据通过扫描链。多路复用器130选通慢时钟140或快时钟150。具体地，扫描链部分100使用慢时钟140来驱动扫描数据通过扫描链，并且使用快时钟150来对电路102执行实速功能测试。虽然ATE可用作测试时钟发生器，但是诸如芯片上锁相回路(“PLL”)电路的芯片上功能时钟电路可以较低成本提供高速测试时钟信号。但是常规测试时钟发生电路是复杂和昂贵的，尤其是在待测试器件(“DUT”)包含许多时钟域时，诸如20至100个时钟域或者更多。

图2示出因使用单个扫描使能(“SE”)信号来在常规扫描链结构中实现常规实速延迟测试而产生的时序不确定度。通常用于检测动态故障的实速延迟测试的一个示例是“上次移位启动(last-shift-launch)”测试。在该技术中，为第一测试图移位到扫描链中的上次扫描数据位在再一次移位之后变成第二测试图的输入。时序图200示出进行常规上次移位启动测试的图1的测试时钟120和扫描使能104的信号。具体地，第一测试图在扫描模式中使用慢时钟140移位到扫描链中，且上次扫描数据位移位到扫描链中作为启动沿(launch edge)210。为了执行实速延迟测试，扫描使能104改变状态，并且将快时钟150施加到扫描链以捕获功能测试结果。使用单个扫描使能信号104来执行实速延迟测试的缺点是捕获沿220的检测必须在限定时段内，从而施加了实速时序限制202。因此，扫描使能104必须在实速时序限制202内从一个状态转变成下一个状态，以充分检测捕获沿220。但是，很难期望扫 描使能104能随着实速时序限制202持续变窄以适应更小几何形状上的延迟测试而充分转变状态。