[发明专利]稀疏树加法器

权利要求书

1、一种芯片，包括：

加法器电路，包括：

一个或多个Ling电路，用于从第一和第二输入操作数产生传播和生成项；

稀疏进位电路，其连接到所述Ling电路，用于从所述传播和生成项产生所述第一和第二操作数的稀疏进位比特；以及

和生成电路，其连接到所述稀疏进位电路，用于基于第一和第二操作数输入和所述稀疏进位比特，生成所述第一和第二操作数的和。

2、如权利要求1所述的芯片，其中，每个所述Ling电路基于来自所述第一和第二操作数的四个比特，产生进位传播和生成信号。

3、如权利要求1所述的芯片，其中，所述第一和第二操作数是64比特操作数。

4、如权利要求3所述的芯片，其中，所述稀疏进位树电路针对所述输入操作数的每第八个比特产生进位比特。

5、如权利要求1所述的芯片，其中，所述稀疏进位树在关键路径中包括具有高度不超过2个晶体管的晶体管堆叠的进位合并门。

6、如权利要求5所述的芯片，其中，所述稀疏进位树包括进位合并门的至少五个中间等级。

7、如权利要求6所述的芯片，其中，所述稀疏进位树包括介于动态进位合并等级之间的静态进位合并等级。

8、如权利要求1所述的芯片，其中，所述和生成电路包括脉动进位和生成电路。

9、如权利要求7所述的芯片，其中，所述和生成电路包括条件和、脉动进位和生成电路，用于生成至少两个不同的和，并且基于接收的稀疏进位比特来选择正确的和。

10、一种芯片，包括：

加法器电路，包括：

一个或多个Ling电路，用于从第一和第二输入操作数产生传播和生成项；

连接在一起并且连接到所述Ling电路的进位和合并门，用于从所述传播和生成项产生进位比特；所述进位和合并门包括静态和动态门，所述动态门具有不超过两个晶体管的堆叠高度；以及

和生成电路，其连接到所述进位和合并门，用于基于第一和第二操作数输入和所产生的进位比特，生成所述第一和第二操作数的和。

11、如权利要求10所述的芯片，其中，每个所述Ling电路基于来自所述第一和第二操作数的四个比特，产生进位传播和生成信号。

12、如权利要求10所述的芯片，其中，所述第一和第二操作数是64比特。

13、如权利要求12所述的芯片，其中，所述进位和合并门针对输入的第一和第二操作数的每第八个比特产生进位比特。

14、如权利要求13所述的芯片，其中，所述进位和合并门布置在至少五个进位合并门等级中。

15、如权利要求14所述的芯片，其中，所述进位和合并门布置在介于动态门等级之间的静态门等级中。

16、如权利要求10所述的芯片，其中，所述和生成电路包括脉动进位和生成电路。

17、如权利要求16所述的芯片，其中，所述和生成电路包括条件进位、脉动进位和生成电路，用于生成至少两个不同的和，并且基于接收的进位比特选择正确的和。

18、一种系统，包括：

(a)具有ALU的微处理器，所述ALU具有加法器电路，所述加法器电路包括：

(i)一个或多个Ling电路，用于从第一和第二输入操作数产生传播和生成项，

(ii)稀疏进位电路，其连接到所述Ling电路，用于从所述传播和生成项产生所述第一和第二操作数的稀疏进位比特，以及

(iii)和生成电路，其连接到所述稀疏进位电路，用于基于第一和第二操作数输入和所述稀疏进位比特，生成所述第一和第二操作数的和。

(b)天线；以及

(c)无线接口，其连接到所述微处理器以及所述天线，用于把所述微处理器通信地链接到无线网络。

19、如权利要求18所述的系统，还包括电池，用于向所述微处理器供电。