[发明专利]一种防止门控时钟毛刺的电路

说明书

技术领域

本发明主要应用于低功耗设计时，需要对时钟进行停时钟处理的电路中。可用于集成电路卡芯片、便携式消费类电子中用到的控制芯片等各种有低功耗要求的集成电路设计中，也可用于避免高速工作的芯片产生过高温度，从而提高产品可靠性。

背景技术

随着便携式消费类电子产品的应用日益广泛，功耗问题越来越突出。为了满足用户的追求更新体验的需求，越来越多的功能被集成到便携产品中，对产品的性能要求也比以往高的多。这些功能和性能的提升都会消耗更多的能量。在电池供电的便携产品中，除了功能和性能，电池的使用时间也是要着重考虑的因素。同时，系统成本的限制也使设计者越来越多的关注低功耗设计。在集成电路卡，尤其是非接触卡的应用中，读卡设备所能提供的能量是有限的，为了保证集成电路卡能正常工作，也要求集成电路卡芯片降低功耗。

在一些高端产品领域，即使没有电池使用时间和外界所能提供的能量的限制，功耗问题也需要仔细处理。较高的功耗会导致芯片散热设计难度以及散热和封装成本的明显增加，芯片的可靠性也明显下降。过高的温度会引起电参数的漂移、器件的失效和有关封装的故障。

随着电子产品环境污染、能源消耗速度过快等种种问题的困扰，全球对环保与节能的关注达到前所未有的高度。各国政府也纷纷出台政策，制定自己的“绿色”法规。低功耗设计对于节约社会资源，降低能耗也有现实意义。

在电子产品中，集成电路芯片是重要的组成部分，芯片的功耗很大程度上决定了整个产品的功耗。所以，在芯片设计中，低功耗设计已经成为一个专门的研究领域。

低功耗设计需要在系统结构设计、电路设计、版图设计、工艺设计等不同的设计阶段进行考虑。一般在系统结构设计阶段进行的低功耗设计，对节省功耗的贡献最大。门控时钟是一项非常有效的也是使用最多的低功耗技术。在某一段时间内，将这段时间不需要工作的模块进行时钟门控，既不影响功能，又可以最大限度的节省功耗。

随着设计规模的增大，现在流行的设计方法，一般是同步设计，即由时钟和复位管理模块生成一个或几个主要的工作时钟与异步复位信号，所有的模块的触发器基本工作在这几个时钟与复位信号下，而不是每个触发器都有自己的时钟和异步复位信号。在同步设计中，因为绝大多数触发器都工作在相同的时钟下，对于主工作时钟的门控，比较简单可行，而且节省功耗的效果非常显著。

发明内容

本发明的内容在于实现了一种防止门控时钟毛刺的电路。在低功耗设计技术中，门控时钟是行之有效的设计手段。在整个电路中，包含了多个功能模块，晶体管翻转产生的动态功耗是其主要的功耗，约占80％。但并不是每个功能模块都需要一直工作，在某一段时间内，可能有些模块不需要工作，而在另一段时间内，又有另一些模块不需要工作。这就需要根据每个模块的工作条件，将某段时间不需要工作的模块时钟进行门控。门控后的时钟不再翻转，保持一个固定电平，此时钟驱动的模块就不会产生动态功耗。

同步设计中，绝大部分的触发器工作在同一个时钟的同一个时钟沿下。如图1所示，一般的门控电路，是在原始时钟(Clock)与固定电平(高电平、低电平皆可，图1以高电平为例)间设计一个两路选通器。当门控条件满足时，输出的门控时钟(ClockGated)为固定电平。由于门控使能信号(GateEnable)由时钟的同一个沿驱动，作为输入之一的原始时钟与门控信号之间存在竞争。此竞争进而可能产生毛刺。图2是图1所示电路的时序波形图。在门控使能信号的下降沿(如图2中虚线所示时刻)，因为时钟信号传输的延迟，原始时钟的上升沿有可能比门控使能信号下降沿后发生，这就会导致图2中所示的门控时钟上的“毛刺”。时钟上的毛刺会让整个电路工作的稳定性与可靠性大大降低。

本发明的主要思想是通过消除输入原始时钟与门控信号之间的竞争，从而消除输出的门控时钟上的毛刺。因为门控使能信号有上升沿(进入低功耗模式)和下降沿(退出低功耗模式)，如果门控使能信号由时钟的同一个沿来生成，则肯定无法同时消除门控使能信号两个沿上的竞争。本发明设计的电路可以生成这样的门控使能信号：门控使能信号在时钟的上升沿由低电平变高电平，在时钟的下降沿由高电平变低电平。这样门控使能信号的上升沿与下降沿都与输入的原始时钟保持一致，消除了组合逻辑电路中的竞争，输出的门控信号上也就不再会出现毛刺。

一般的门控电路生成的门控时钟上会出现毛刺。时钟上的毛刺会使电路出现一些错误状态，极大影响整个电路工作的稳定性与可靠性。利用本发明提供的电路进行门控时钟的设计，则可以消除门控时钟上的毛刺，提高电路工作的稳定性与可靠性。

附图说明

图1一般的门控电路