[发明专利]半导体器件及其制作方法

说明书

本申请是申请号为200310122393.5、申请日为2003年12月19日、发明名称为“半导体器件及其制作方法”的专利申请的分案申请。

技术领域

本发明涉及到半导体器件及其制作方法，更确切地说是涉及到一种用来制作具有场效应晶体管的半导体器件的有效技术。

背景技术

作为装在半导体器件中的场效应晶体管，例如称为MISFET(金属-绝缘体-半导体场效应晶体管)的绝缘栅场效应晶体管已是熟知的。由于MISFET具有适合于高集成度使用的特点，通常已用来作为构成集成电路的晶体管。

MISFET的一般结构包含沟道形成区、栅绝缘膜、栅电极、源区和漏区。栅绝缘膜设在半导体衬底主表面上(器件的加工表面，电路的加工表面)的器件制作区中，例如由氧化硅膜制成。栅电极设在半导体衬底主表面器件制作区的栅绝缘膜上，例如由多晶硅膜制成，多晶硅膜掺有杂质以降低电阻值。沟道形成区设在半导体衬底对着栅电极的区域中(就在栅电极下面的区域)。源区和漏区制作成一对半导体区域(杂质扩散区)，设在沿沟道长度方向的沟道形成区两侧，使沟道形成区夹于其间。

在MISFET中，具有氧化硅栅绝缘膜者通常称为MOSFET(金属-氧化物-半导体场效应晶体管)。再者，沟道形成区是形成连接源区和漏区的电流通道(沟道)的区域。而且，电流沿半导体衬底厚度方向(深度方向)流动者称为垂直型，而电流沿半导体衬底的平面方向(表面方向)流动者称为水平型。而且，在源区和漏区之间的沟道形成区中形成电子沟道(导电沟道)者称为n-沟道导电型(简称为n型)，而对形成空穴沟道者称为p-沟道导电型(简称为p型)。而且，对于只有当施加在栅极上的电压高于阈值电压时才有漏极电流流动者称为增强型(或E型，或常闭型)，而对栅极没有施加电压时漏极就有电流流动者称为耗尽型(或D型，或常开型)。

顺便提及，随着集成度的提高和功能增多，MISFET的尺寸也变得越小。为了抑制伴随MISFET更加细小而发生的短沟道效应或热电子，在亚微米代的MISFET中已采用1μm以下栅长的LDD结构，该结构是使沟道形成区在漏区侧的掺杂浓度降低。由于LDD结构可减少漏区向沟道形成区侧的扩散量，并可保证沟道的长度，因而可抑制短沟道效应的发生。而且，由于可减缓在漏区与沟道形成区之间形成的p-n结部分的杂质浓度分布梯度，使该区产生的电场强度减弱，从而可减少热载流子的产生量。

LDD结构的MISFET主要是这样得到的：在半导体衬底主表面的栅绝缘膜上制作栅电极，然后向半导体衬底的主表面离子注入杂质，从而制作与栅电极对准的半导体区(扩展区)，再在栅电极侧壁上制作侧壁隔层，然后再向半导体衬底主表面离子注入杂质来制作与侧壁隔层对准的半导体区(接触区)。

另一方面，MISFET的尺寸更加细小，使栅电阻因栅长的减小而增大，使源区电阻、漏区电阻和接触电阻因源区和漏区变浅而增大，成为对高速工作的具有存储和逻辑功能的存储IC(集成电路)、逻辑IC和混合IC改进的障碍。

鉴于上述，为了应对尺寸细小和高速工作，已注意到用难熔金属硅化物膜来降低电阻的技术。具体地说，使用称为硅化技术(硅化物：自对准硅化物)的减小电阻技术，对得到混合IC是有效的。

作为与本发明有关的已知文献，提到了下面的专利文件1(日本未审专利公开No.2000-82678)。专利文件1公开了一种离子注入锗(Ge)的技术，用之制作漏电小、浓度高和浅结的源-漏区。

「专利文件1」

日本未审专利公开No.2000-82678。

发明内容

近年来，随着电子学设备的尺寸和重量的减小，也要求MISFET更为细小。MISFET细小的一个问题是漏极电流Ids(电流驱动性能)减小。为增大漏极电流Ids，减小扩展区的电阻是有效的。为减小扩展区的电阻，必须对半导体衬底主表面的极浅区域注入极高浓度的杂质。

然而，在现有技术中，为了减小电阻，即使离子注入大量的杂质如砷(As)、磷(P)、硼(B)、二氟化硼(BF₂)等，由于硅(Si)晶体中注入杂质的激活率低，尤其是，浅离子注入也会产生自溅射等原因，甚至在注入得比预定量更大时，杂质也不能进入Si晶体，而使扩展区电阻的减小没有多少改善。

对于向Si晶体离子注入杂质来制作半导体区，再在半导体区上制作难熔金属膜，然后热处理使Si与难熔金属起反应而在半导体区上生成硅化物层的情形，已证实，在硅化工序中不活泼的杂质(未与硅起反应)会因杂质浓度的增高而妨碍硅化。