[发明专利]半导体器件及其制造方法

说明书

本申请是申请号为03825573.1(国际申请号：PCT/JP2003/005223)、申请日为2003年4月24日、发明名称为“半导体器件及其制造方法”的专利申请的分案申请。

技术领域

本发明涉及试图提高对来自外部的氢和水分的进入的耐性的半导体器件及其制造方法。

背景技术

近来，强电介质存储器(Fe RAM)中的配线尺度为0.35μm，在形成层间绝缘膜时主要采用等离子CVD法。

另外，在强电介质存储器中，为了防止氢向强电介质电容器扩散而形成直接覆盖强电介质电容器的氧化铝膜作为氢扩散防止膜。

然而近来对强电介质存储器微细化的要求也在提高，随着微细化，强电介质电容器及其配线的间隙变成严格，另外氧化铝膜的覆盖范围比较小。因此，在以前的构造中，还不能说强电介质电容器的保护已经很充分，强电介质电容器的劣化一直成为问题。

另外，关于层间绝缘膜，在形成有多层配线构造时，在强电介质电容器和配线等之间，往往在层间绝缘膜中形成空隙。从而不容易获得高的可靠性。

还有，高的耐湿性不仅是强电介质而且几乎是所有的半导体器件所要求的性质。

因此，有在多层配线构造中，在两个配线层之间设置SiN膜的方案。然而这样的构造的耐湿性也不是充分的。

专利文献1：

特开2001-36026号公报

专利文献2

特开2001-15703号公报。

发明内容

本发明的目的在于，提供能阻止强电介质电容器等半导体元件劣化的半导体器件及其制造方法。

在本发明的第1半导体器件中，设置半导体基板、形成在上述半导体基板的上方的强电介质电容器、和直接覆盖上述强电介质电容器且其表面的倾斜度比上述强电介质电容器表面的倾斜度小的绝缘膜；并且在上述绝缘膜上形成防止氢向上述强电介质电容器扩散的氢扩散防止膜，其中，上述氢扩散防止膜是从由氧化铝膜、氮氧化铝膜、氧化钽膜和氧化钛膜组成的组中选择的一种膜。

在本发明的第2半导体器件中，设置有：半导体基板；半导体元件，其形成在上述半导体基板上；焊盘，其形成在上述半导体基板的上方，而且与上述半导体元件连接还有水分进入防止膜，其形成在最上配线层和上述焊盘之间，而且防止水分进入到该水分进入防止膜的下方，其中，该最上配线层是在一个或两个以上的上述配线层中位于最上方的配线层。

按照本发明的第1半导体器件的制造方法，在半导体基板的上方形成强电介质电容器后，形成直接覆盖上述强电介质电容器且其表面的倾斜度比上述强电介质电容器的表面的倾斜度小的绝缘膜。并且在上述绝缘膜上形成防止氢向上述强电介质电容器扩散的氢扩散防止膜，其中，形成从由氧化铝膜、氮氧化铝膜、氧化钽膜和氧化钛膜组成的组中选择的一种膜作为上述氢扩散防止膜。

按照本发明的第2半导体器件的制造方法，在半导体基板上形成半导体元件之后，在上述半导体元件的上方形成一个或两个以上的配线层。接着在在最上配线层的上方形成防止水分进入到其下层侧的水分进入防止膜，其中，该最上配线层是在上述一个或两个以上的配线层中位于最上方的配线层。并且在在上述水分进入防止膜的上方形成焊盘，其中，该焊盘与上述半导体元件连接。

附图说明

图1是表示按照本发明实施方式的方法制造的强电介质存储器的存储单元阵列的结构的电路图。

图2A至图2G是以工艺顺序表示本发明第1实施方式的强电介质存储器的制造方法的剖面图。

图3A至图3E是以工艺顺序表示本发明的第2实施方式的强电介质存储器的制造方法的剖面图。

具体实施方式

下面参照附图具体说明本发明的实施方式。图1是表示通过本实施方式的方法制造的强电介质存储器(半导体器件)的存储单元阵列的结构的电路图。

在该存储单元阵列中设置向一个方向延伸的多条位线3，和向相对位线3延伸的方向垂直的方向多条字线4以及板线5。另外，以与这些位线3、字线4和板线5结构的格子相匹配的方式，将多个与本实施方式有关的强电介质存储器的存储单元配置成阵列状。在各存储单元中设置强电介质电容器1和MOS晶体管2。