[发明专利]多端口存储器自我修复电路及方法

说明书

技术领域

本发明涉及一种存储器自我修复电路及方法，特别是涉及一种多端口存储器(multi-port memory)自我修复电路及方法。

背景技术

当芯片上的电路包含多个存储器时，测试就成为一大问题。若用外部装置进行测试，必须将所有存储器的输入端及输出端都连接到芯片外，如此庞大的线路数量不仅占用芯片面积，提高电路布局难度，而且在芯片接脚数量有限的考虑下也不切实际。于是有人提出自我测试(BIST：built-in self test)的观念，也就是将测试电路和接受测试的存储器制造在同一芯片上，如此就不必为了测试而将所有存储器的输入端及输出端连接到芯片外。在可修复存储器(repairable memory)问世之后，自我测试技术就延伸为自我修复技术(BISR：built-in self repair)。

传统的存储器自我修复电路如图1所示，自我测试器102负责测试可修复存储器101，若发生错误(fault)，自我测试器102则将错误所在位置告知备份组件分析器103，由备份组件分析器103分析自我测试器102检测到的错误信息，将最佳修复方式告知可修复存储器101。可修复存储器101依照这个最佳修复方式，使用内含的备份组件(redundancyelement)，也就是备份行(redundancy column)和/或备份列(redundancyrow)，修复发生错误的行或列。

传统的自我修复技术不区分单端口(single-port)或多端口(multi-port)存储器，检测到哪里有错，就直接修复错误所在的行或列。这种方法对于单端口存储器是正确的，因为对单端口存储器而言，检测到的错误位置就是真实的瑕疵(defect)位置。然而对多端口存储器而言，若自我测试器102的测试中产生端口相关错误(port-specific fault)，检测到的错误位置可能不是真实的瑕疵位置，如图2的范例所示。

图2示出了一个多端口存储器其中三个存储单元Cell0-Cell2以及相关的字线(word line)与位线(bit line)。图2的多端口存储器有两个端口，分别为端口A和端口B。存储单元Cell0-Cell2的行地址(columnaddress)皆为0，而列地址(row address)分别为0-2。Cell0及Cell1储存的位值为1，而Cell2储存的位值为0。ABL0为对应端口A的位线，BBL0为对应端口B的位线。AWL0为对应端口A与列地址Addr0的字线，BWL0为对应端口B与列地址Addr0的字线，AWL1为对应端口A与列地址Addr1的字线，依此类推。如图2所示，在字线AWL1与BWL2之间存在一短路瑕疵。

当测试程序执行到同时读取列地址Addr0的端口B和列地址Addr1的端口A时，字线BWL0和AWL1同时致能(enable)，由于字线AWL1和BWL2之间的短路瑕疵，BWL2也同时致能，因此，Cell1的内容输出至位线ABL0，而Cell0和Cell2的内容同时输出至位线BBL0。两个不同的数值同时输出至BBL0，使得端口B列地址0读出的数值发生错误，然而真实的瑕疵并非位于测试程序检测到的列地址Addr0，而是位于列地址Addr1与Addr2。

在这种情况下，若直接修复错误所在的列，不仅浪费了有限的备份组件，也不能修复瑕疵，造成了生产率损失(yield loss)。

另一方面，位线短路瑕疵并不会出现如字线短路瑕疵，检测到错误瑕疵位置的情形。也就是说，一般测试算法对于位线间短路瑕疵所测的位置是正确的。测试算法的目的是以最少的测试动作，达到最大瑕疵模型的覆盖率。所以一般测试算法对瑕疵的定位很弱，测到的瑕疵位置虽然正确，但可能不完整。举例说明，若两个位的位线之间有短路瑕疵，测试算法可能只测到其中一个位有错误，而不是两个位都发生错误。在此情况下，若依照一般测试算法的测试结果去修复，可能只修复到一部分瑕疵，而不是完整修复。

因此，一般测试算法对于字线间瑕疵的行为可归类为定位信息错误，而对于位线间瑕疵的行为可归类为定位信息不足。总而言之，对于多端口存储器的端口相关错误，目前尚无可靠的自我修复技术。

发明内容

本发明提供一种多端口存储器自我修复电路，对于多端口存储器，可依据检测到的错误位置找出真正而且完整的瑕疵位置，以避免不正确或不完整的修复。

本发明提供一种多端口存储器自我修复方法，能在多端口存储器找出真正而且完整的瑕疵位置，可避免不正确或不完整的修复，进而避免浪费备份组件，而且可达到最佳的修复成功比率以提高生产率。