[发明专利]熔丝结构及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及熔丝结构及其形成方法。

背景技术

随着半导体工艺得微小化以及复杂度得提高，半导体元件也变得更容易受各式缺陷或杂质得影响，而单一导线、二极管或者晶体管等的失效往往即构成整个芯片的缺陷。因此为了解决这个问题，现有技术便会在集成电路中形成一些熔丝，以确保集成电路的可利用性。

一般来说，熔丝连接集成电路中的冗余电路(redundancy circuit)，一旦检测发现电路具有缺陷时，这些冗余电路就可用于修复或取代有缺陷的电路。以存储器结构为例，现有技术会在结构得最上层制作一些熔丝结构，其作用在于当内存完成时，若其中有部分存储单元、字线或者导线的功能有问题时，就可以利用熔丝跳接另一些冗余(redundant cells)的存储单元、字线或者导线来取代。

目前熔丝扩大到可以提供程序化(programming elements)的功能，以使各种客户可依不同的功能来程序化电路。例如，为了节省研发与制作成本，晶片厂可以利用导线与存储阵列内每个晶体管相连接，并在导线中增加一个熔丝，待半导体芯片制作完成后，再由外部进行数据输入，以独特化各个标准芯片成各式产品芯片。当可程序化只读存储器(Programmable ROM，PROM)进行数据输入时，如使用较高电压将熔丝烧毁，而产生断路(off-state)，即完成“1”的输入；反之，未经烧毁的熔丝，晶体管导线线路仍存在而形成导通状态(on-state)，即相当于存入“0”。此种利用高电压烧毁(blowing)熔丝的过程即为程序化(programming)，而且一旦程序化的熔丝将永久形成断路状态存在。因此熔丝显示出二进制运算，在集成电路的制造和封装之后允许对编程信息进行编码。

现有技术的绝缘体上硅(SOI)上的熔丝结构的制作流程参照附图1所示，首先执行步骤100，提供绝缘体上硅(SOI)，所述SOI具有第一绝缘层和单晶硅层；执行步骤102，将单晶硅层构图为带；执行步骤104，用一种或多种杂质掺杂单晶硅层，包括向每个单晶硅带的不同区域注入不同类型的杂质的多重掩模和掺杂工艺，也包括保留单晶硅带的一个或多个部分未掺杂的工艺；执行步骤106，用硅化单晶硅层的至少上部分形成硅化带；执行步骤108，在硅化带上形成一个或多个第二绝缘层以使硅化带在三维上与周围结构电或热隔离；执行步骤110，在形成第二绝缘层之前或者之后，形成穿过第二绝缘层到硅化带的末端的电接触，从而完成熔丝结构。

采用该流程形成的熔丝结构利用SOI上的硅化带，上面的硅化物材料允许熔丝在编程状态下用作导体。当进行编程时，硅化物被移动或者断开。然而采用上述流程与现有的标准CMOS工艺不相兼容，同时，在制作过程中，需要额外增加掩模版以及进行掺杂工艺，这增加了工艺成本。

在申请号为200610106431的中国专利申请中还可以发现更多与上述技术方案相关的信息。

发明内容

本发明解决的问题是现有的形成熔丝结构技术与标准CMOS工艺不相兼容，在制作过程中，需要额外增加掩模版以及进行掺杂工艺，增加了工艺成本。

为解决上述问题，本发明提供一种熔丝的形成方法，包括：提供半导体衬底；依次在半导体衬底上形成第一介质层和多晶硅层，所述多晶硅层采用形成晶体管的多晶硅层；在多晶硅层中形成至少两个掺杂区域，所述相邻两个掺杂区域的导电类型相反；在具有至少两个掺杂区域的多晶硅层上形成硅化物层；在硅化物层上形成第二介质层；在第二介质层中形成通孔，所述通孔暴露出硅化物层；采用导电材料填充通孔并与硅化物层相接触；在第二介质层上对着填充有导电材料的通孔位置形成金属垫。

所述多晶硅层中形成的掺杂区域为两个，分别为在进行源/漏离子注入工艺中或者在进行源/漏延伸区离子注入工艺中同时形成。

所述多晶硅层中形成的掺杂区域为三个，为在进行源/漏离子注入工艺中或者在进行源/漏延伸区离子注入工艺中同时形成。

所述通孔中填充的导电材料以及金属垫为金属铝。

所述硅化物为金属钨、钛、镍、钴、钽或者铂的硅化物。