[发明专利]胚胎型硬件重构控制配置电路

权利要求书

1、胚胎型硬件重构控制配置电路，以多路选择器树为基本原胞构成胚胎电子阵列电路，其中每个多路选择器树基本原胞由可编程功能模块、开关模块以及存储单元组成；所述的可编程功能模块包括：测试模块、存储模块、连接模块、输出模块，连接模块包括两个8选1多路选择器，其分别在三位控制变量的控制选择下，各自从8个输入信号中选取一个信号输出提供给测试模块中的主多路选择器的左右分支；所述的8个输入信号从左至右分别是：恒定逻辑值0，恒定逻辑值1，南面基本原胞输入端，东南面基本原胞的输入端，西南面基本原胞的输入端，D型触发器的输出，两个长距离连接线。

2、根据权利要求1所述的胚胎型硬件重构控制配置电路，其特征在于所述的测试模块包括主多路选择器和多路选择器，所述的多路选择器从两条东边总线中选择一条总线信号作为控制信号来控制主多路选择器。

3、根据权利要求1所述的胚胎型硬件重构控制配置电路，其特征在于所述的输出模块包括一个2选1多路选择器，其与主多路选择器的输出相连，还与D型触发器向北的输出相连。

4、根据权利要求3所述的胚胎型硬件重构控制配置电路，其特征在于所述的2选1多路选择器上还连接有现场可编程配置信号的输入端，其控制基本原胞的组合或时序行为：该基本原胞的输出端在两个来源中选用一个，这取决于输出模块中的2选1多路选择器的现场可编程配置信号的值，如果该基本原胞纯粹是组合电路，则现场可编程配置信号等于0，输出端是2选1多路选择器的输出；另一方面，如果该基本原胞需要有一个时序的性能，则现场可编程配置信号等于1，输出端是D型触发器的输出。

5、根据权利要求1所述的胚胎型硬件重构控制配置电路，其特征在于所述的存储模块包含有D型触发器，在工作时钟的上升边缘存储2选1多路选择器的输出，其时钟信号周期由应用设计本身决定。

6、根据权利要求1或5所述的胚胎型硬件重构控制配置电路，其特征在于所述的存储模块还连接有现场可编程位输入端，其决定初始信号是对D型触发器进行异步的置位还是复位操作。

7、根据权利要求1所述的胚胎型硬件重构控制配置电路，其特征在于所述的开关模块提供了东南西北四个方向的输入总线、基本原胞的输出端和东南西北四个方向的输出总线之间的互连。

8、根据权利要求7所述的胚胎型硬件重构控制配置电路，其特征在于所述的基本原胞的输出端总是与四个输出总线相连，其通过四个4选1多路选择器实现；所述的4选1多路选择器每个用两位配置信号控制，从其它三个方向的输入总线和基本原胞的输出端中选择一个信号输出。