[发明专利]集成高压二极管及制造方法

权利要求书

1.一种包括集成高压二极管的非对称半导体器件，其包括：

衬底，该衬底包括外延层和在所述外延层上形成图案的第一类型的 深阱注入；

浅槽隔离区，其将阴极和阳极隔开；

位于所述阳极下面的第二类型的第一阱注入；以及

在所述深阱注入上和在所述阴极和所述浅槽隔离区的一部分下面 形成图案的第二类型的深注入掩模，

其中所述深注入掩模与所述外延层之间被所述深阱注入完全隔开， 并且所述深注入掩模接触所述第一阱注入，使得电流经过所述深注入掩 模和所述第一阱注入从阴极流至阳极。

2.根据权利要求1所述的非对称半导体器件，其还包括位于所述 阴极和阳极之间的浅槽隔离区上的多晶硅壁，其中所述阴极与所述浅槽 隔离区的边缘隔开，以及其中所述多晶硅壁与所述阴极短路。

3.根据权利要求1所述的非对称半导体器件，其还包括紧邻所述 第一阱注入的第一类型的第二阱注入。

4.根据权利要求1所述的非对称半导体器件，其还包括第一类型 的第二阱注入，所述第一阱注入和所述第二阱注入是被第二浅槽隔离区 隔开的。

5.根据权利要求1所述的非对称半导体器件，其具有一种表面布 局，该表面布局包括环状的结构，其中位于中心的阴极被所述浅槽隔离 区包围，所述浅槽隔离区被所述阳极包围。

6.根据权利要求1所述的非对称半导体器件，其中所述浅槽隔离 区的厚度为0.35-0.45μm。

7.根据权利要求1所述的非对称半导体器件，其中：

所述第一类型包括n型，从而所述深阱注入包括深n型阱，

所述第二类型包括p型，从而所述深注入掩模包括深p型阱，以及 所述第一阱注入包括p型阱。

8.根据权利要求7所述的非对称半导体器件，其中：

所述深n型阱包括用于衬底隔离的l-2MeV 5el2cm-2 31 Phos的注 入；以及

所述深p型阱包括用于深隔离的500-700keV lel3cm-211B的注入。

9.一种形成包括集成高压二极管的非对称半导体器件的方法，其 包括：

形成包括外延层的衬底；

在所述外延层上形成第一类型的深阱注入；

在所述深阱注入上和在阴极位置下形成第二类型的深注入掩模，其 中所述深注入掩模与所述外延层之间被所述深阱注入完全隔开；

在阳极位置下形成第二类型的第一阱注入；以及

在所述阴极位置和所述阳极位置之间形成浅槽隔离区，

其中所述第二类型的深注入掩模位于所述深阱注入上和位于所述 阴极位置和所述浅槽隔离区的一部分下面，并且所述深注入掩模接触所 述第一阱注入，使得电流经过所述深注入掩模和所述第一阱注入从阴极 流至阳极。

10.根据权利要求9所述的方法，其还包括在阳极和阴极之间的浅 槽隔离区上形成多晶硅壁的步骤，其中所述阴极与所述浅槽隔离区的边 缘是隔开的，以及其中所述多晶硅壁与所述阴极短路。

11.根据权利要求9所述的方法，其还包括紧邻所述第一阱注入形 成第一类型的第二阱注入。

12.根据权利要求9所述的方法，其还包括形成第一类型的第二阱 注入，第二浅槽隔离区将所述第一阱注入和所述第二阱注入隔开。

13.根据权利要求9所述的方法，其中所述器件包括一种表面布局， 该表面布局具有环状的结构，其中位于中心的阴极被所述浅槽隔离区包 围，所述浅槽隔离区被阳极包围。

14.根据权利要求9所述的方法，其中所述浅槽隔离区的厚度为 0.35-0.45μm。

15.根据权利要求9所述的方法，其中：

所述第一类型包括n型，从而所述深阱注入包括深n型阱，

所述第二类型包括p型，从而所述深注入掩模包括深p型阱，以及 所述第一阱注入包括p型阱。