[发明专利]以对非选定字线的高效控制来读取非易失性存储器

说明书

技术领域

本文所描述的技术涉及非易失性存储器。

背景技术

在各种电子装置中使用半导体存储器已变得更加普及。举例来说，在蜂窝式电话、数码相机、个人数字助理、移动计算装置、非移动计算装置和其它装置中使用非易失性半导体存储器。最普及的非易失性半导体存储器中包含电可擦除可编程只读存储器(EEPROM)和快闪存储器。

EEPROM和快闪存储器两者都利用浮动栅极，所述浮动栅极位于半导体衬底中的通道区上方并与之绝缘。所述浮动栅极位于源极区与漏极区之间。控制栅极提供在所述浮动栅极上并与之绝缘。晶体管的阈值电压受保留在浮动栅极上的电荷的量控制。即，在接通晶体管以许可其源极与漏极之间的传导之前必须施加到控制栅极的电压的最小量受浮动栅极上的电荷的电平控制。

当对EEPROM或快闪存储器装置(例如，“与非”快闪存储器装置)进行编程时，通常将编程电压施加到控制栅极并将位线接地。将来自通道的电子注入浮动栅极中。当电子在浮动栅极中积聚时，浮动栅极变成带负电，且存储器单元的阈值电压升高，使得存储器单元处于经编程状态。可在第6,859,397号美国专利和第6,917,542号美国专利中找到关于编程的更多信息；上述两个专利的全文以引用的方式并入本文中。

通常，施加到控制栅极的编程电压作为一系列脉冲如而施加。以每一脉冲增加预定步长(step size)的方式来增加所述脉冲的量值。在脉冲之间的周期中，实行检验操作。即，在每一编程脉冲之间读取正被并行编程的每一存储器单元的编程电平，以确定其是否等于或大于所述存储器单元正被编程到的检验电平。检验所述编程的一种方法是在特定比较点处测试存储器单元的源极与漏极之间的传导。

传导表示装置的“接通”状态，所述状态对应于电流流过所述装置的通道。“断开”状态对应于无电流流过源极与漏极之间的通道。通常，如果施加到控制栅极的电压大于阈值电压，那么快闪存储器单元将传导；且如果施加到控制栅极的电压小于阈值电压，那么存储器单元将不传导。通过将存储器单元的阈值电压设置为适当值，对于给定的一组施加电压，可使存储器单元传导电流或不传导电流。因此，通过确定存储器单元在给定的一组电压下是否传导电流，可确定存储器单元的状态。

通过将p阱升高到擦除电压(例如，20伏)，且使选定区块(或其它单位)的存储器单元的字线接地，来擦除快闪存储器。源极线和位线是浮动的。可对整个存储器阵列、单独的区块或另一单位的单元执行擦除。将电子从浮动栅极传送到p阱区，且阈值电压变为负。

一些快闪存储器系统将存储器单元分组成阵列，其经组织以使得一组位线和字线可用来寻址特定存储器单元。在一个实例中，将存储器单元分组成一组“与非”串。每一“与非”串包含在两个选择栅极(漏极侧选择栅极SGD和源极侧选择栅极SGS)之间的多个串联晶体管。在对“与非”快闪存储器的典型读取和检验操作中，将选择栅极(SGD和SGS)升高到约3伏，且将未选定字线升高到读取通过(或启用)电压(例如，5伏)，以使晶体管作为通过栅极而操作。将选定字线连接到比较电压，为每一读取或检验操作指定所述比较电压的电平，以便确定所涉及的存储器单元的阈值电压是否已达到所述电平。源极和p阱处于零伏。将选定位线预充电到(例如)0.7V的电平。如果阈值电压高于施加到选定字线的检验或读取电平，那么所涉及的位线的电位电平由于非传导性存储器单元而维持高电平。另一方面，如果阈值电压低于读取或检验电平，那么所涉及的位线的电位电平由于传导性存储器单元而降低到低电平，例如小于0.5V。通过连接到位线的感测放大器来检测存储器单元的状态。

通常，在读取操作之间且在编程操作与检验操作之间，字线处于0伏。在将选定字线升高到读取比较电压的同时，将未选定字线升高到读取通过电压。因为读取通过电压一般比读取比较电压大很多，所以字线是靠拢在一起的，且字线可相对较长，在将选定字线升高到读取比较电压而将未选定字线升高到读取通过电压时，耦合噪声可出现在选定字线上。此耦合最初会使选定字线的电压升高；然而，升高的电压将随着时间的过去而耗散，使得选定字线固定在所期望的读取比较电压。为了避免误差，一些系统将需要延迟读取过程，以便等待选定字线固定在所期望的读取比较电压。此等待会减慢读取和/或检验过程。

补救上文所描述的耦合问题的一个提议是减慢未选定字线上的读取通过电压的上升(ramp-up)。然而，这种解决方案也减慢了读取和检验过程。

另一提议是减少字线的电容性耦合。然而，为了减少字线的电容性耦合，需要使用更昂贵的材料或需要增加电路小片大小以便增加字线之间的空间。