[发明专利]具有可重定目标的存储器单元冗余的存储器

说明书

技术领域

本发明涉及非易失性存储器，且特定来说涉及使用快闪存储器中的冗余数据存储单元来取代有缺陷的数据存储单元。

背景技术

如今有许多商业上成功的非易失性存储器产品被使用，尤其以小形状因数卡的形式，其采用形成于一个或一个以上集成电路芯片上的快闪EEPROM(电子可擦除可编程只读存储器)单元的阵列。存储器控制器(其通常但不一定位于单独的集成电路芯片上)与主机(所述卡以可移除方式连接到所述主机)界接并控制所述卡内存储器阵列的操作。这一控制器通常包含微处理器、某一非易失性只读存储器(ROM)、易失性随机存取存储器(RAM)及一个或一个以上特殊电路，例如当在编程与读取数据期间数据穿过所述控制器时，由所述数据来计算错误校正码(ECC)的特殊电路。市售卡中的某些为CompactFlash^TM(CF)卡、多媒体卡(MMC)、安全数字(SD)卡、智能媒体卡、个人标签(P-标签)及存储棒卡。主机包含个人计算机、笔记本计算机、个人数字助理(PDA)、各种数据通信装置、数码相机、蜂窝电话、便携式音频播放器、汽车音响系统及同类设备。除存储卡实施方案之外，可替代地将此类存储器嵌入到各类主机系统中。

有两个一般的存储器阵列架构(即，NOR及NAND)已应用到商业中。在典型的NOR阵列中，将存储器单元连接在相邻位线源极与汲极扩散之间，所述扩散沿列方向延伸，其中控制栅极连接到沿单元行延伸的字线。存储器单元包含至少一个存储元件，所述元件定位于源极与汲极之间的单元沟道区域的至少一部分上。因此，所述存储元件上已编程的电荷电平控制所述单元的操作特征，从而可通过向已寻址存储器单元施加适当的电压来读取所述单元。在第5,070,032、5,095,344、5,313,421、5,315,541、5,343,063、5,661,053及6,222,762号美国专利中提供这种单元的实例、其在存储器系统中的使用及其制造方法。将这些专利连同此申请案中所引用的所有其它专利、专利申请案及其它公开案以引用方式全文并入本文中。

NAND阵列利用两个以上存储器单元(例如16或32个)的串联串，其连同一个或一个以上选择晶体管连接在个别位线与参考电位之间以形成单元列。字线跨越大量的这些列内的单元而延伸。通过使所述串中的剩余单元硬开启以使流过一串的电流取决于存储在已寻址单元中的电荷电平来在编程期间读取及验证一列内的个别单元。第5,570,315、5,774,397、6,046,935及6,522,580号美国专利中提出NAND架构阵列的实例及其作为存储器系统的一部分的操作。

先前所引用专利中论述的当前的快闪EEPROM阵列的电荷存储元件中最常见的是导电浮栅，其通常由导电掺杂的多晶硅材料形成。可用于快闪EEPROM系统的替代类型的存储器单元利用非导电介电材料替代所述导电浮栅来以非易失性方式存储电荷。由氧化硅、氮化硅及氧化硅(ONO)形成的三层介电质夹入导电控制栅极与存储器单元沟道上的半导电衬底的表面之间。通过将电子从单元沟道注入到氮化物(在所述氮化物中所述电子受到截获并存储在受限区域中)中来编程所述单元，且通过将热电洞注入到氮化物来擦除所述单元。哈拉尔(Harari)等人的美国专利申请公开案第2003/0109093号中描述采用介电存储元件的几个特定单元结构与阵列。

和在多数集成电路应用中一样，对于快闪EEPROM存储器阵列来说，也存在缩小实施某些集成电路功能所需的硅衬底面积的压力。一直需要增加可存储在既定面积的硅衬底中的数字数据的量，以便增加既定尺寸的存储卡及其它类型的封装的存储容量，或既增加容量又减小尺寸。用于增加数据存储密度的一种方式是每一存储器单元及/或每一存储单元或元件存储一个以上位的数据。这可通过将存储元件电荷电平电压范围的窗口分为两种以上的状态而实现。使用四个这种状态允许每一单元存储两个位的数据，使用八个状态允许每一存储元件存储三个位的数据，依此类推。使用浮栅的多状态快闪EEPROM结构及其操作描述于第5,043,940及5,172,338号美国专利中，且对于使用介电浮栅的结构，其描述于第2003/0109093号前述美国专利申请公开案中。出于各种原因，也可按第5,930,167号及第6,456,528号美国专利中所述的方式以两种状态(二进制)操作多状态存储器阵列的选定部分。