[发明专利]高密度三维半导体晶片封装

权利要求书

1.一种半导体封装，其包括：

多个堆叠衬底层，所述多个堆叠衬底层各自包含电迹线图案；以及

多个半导体晶片，其附加到所述多个堆叠衬底层；

其中通过有选择地切断给定堆叠衬底层上的所述电迹线中的一个或 一个以上电迹线，可相对于其它堆叠衬底层上的其它半导体晶片而唯一地 寻址所述给定堆叠衬底层上的半导体晶片。

2.如权利要求1所述的半导体封装，其中所述给定堆叠衬底层上的 所述一个或一个以上电迹线是通过穿过所述给定衬底层冲压一个或一个 以上孔来切断的，所述一个或一个以上孔切断所述一个或一个以上电迹 线。

3.如权利要求1所述的半导体封装，其中所述多个半导体晶片包括 快闪存储器半导体晶片。

4.如权利要求1所述的半导体封装，其中所述多个堆叠衬底层是从 卷带自动接合过程中使用的单个卷轴的卷带单个化的。

5.如权利要求1所述的半导体封装，其中多个堆叠衬底层是四个堆 叠衬底层且所述多个半导体晶片是四个半导体晶片。

6.一种半导体封装，其包括：

多个堆叠衬底层，所述多个堆叠衬底层中的一衬底层包含电迹线图 案；

多个半导体晶片，所述多个半导体晶片中的一晶片安装于所述衬底层 上，所述衬底层上的所述电迹线图案接合到所述晶片上的接合垫；以及

所述电迹线图案的一群组迹线具有通过有选择地切断给定堆叠衬底 层上的所述电迹线中的一个或一个以上电迹线以从一个或一个以上接合 垫切断而相对于所述半导体晶片中的其它半导体晶片向所述晶片提供唯 一地址的布局。

7.如权利要求6所述的半导体封装，其中所述给定堆叠衬底层上的 所述一个或一个以上电迹线是通过在所述衬底中冲压一个或一个以上孔 以从所述一个或一个以上接合垫切断所述群组迹线的一个或一个以上迹 线来切断的。

8.如权利要求6所述的半导体封装，其中所述多个堆叠衬底层是从 卷带自动接合过程中使用的单个卷轴的卷带单个化的。

9.一种半导体封装，其包括：

多个堆叠衬底层，所述多个堆叠衬底层的每一衬底层包含电迹线图 案，所述电迹线图案的电迹线与每一其它堆叠衬底层中的对应迹线对准， 每一堆叠衬底层中的所述对应电迹线电耦合在一起；

多个半导体晶片，所述多个半导体晶片中的一个晶片安装于所述多个 衬底层的每一衬底层上，给定堆叠衬底层上的所述电迹线图案接合到所述 给定堆叠衬底层上的所述半导体晶片上的接合垫；以及

每一衬底层中的所述电迹线图案的一群组n个迹线，其中n大于或等 于所述多个半导体晶片中的半导体晶片的数目，每一衬底层内的每一群组 n个迹线具有由有选择地切断的一个或一个以上迹线界定的布局，所述一 个或一个以上迹线的所述布局对于每一衬底层中的每一群组n个迹线而言 均不同。

10.如权利要求9所述的半导体封装，其中所述电迹线中的所述一个 或一个以上电迹线是通过穿过每一衬底层冲压一个或一个以上孔来切断 的，所述一个或一个以上孔切断所述一个或一个以上电迹线。

11.如权利要求9所述的半导体封装，其中所述多个堆叠衬底层是四 个堆叠衬底层且所述多个半导体晶片是四个快闪存储器半导体晶片。

12.如权利要求11所述的半导体封装，其进一步包括第五衬底层， 所述第五衬底层包含用于控制所述四个快闪存储器半导体晶片的操作的 控制器半导体晶片。

13.如权利要求11所述的半导体封装，其中n等于四。

14.如权利要求13所述的半导体封装，其中所述四个堆叠衬底层的 每一者中的所述群组的四个迹线具有与所述接合垫电隔绝的所述四个迹 线中的三个。