[发明专利]P－N结二极管及其制造方法

说明书

相关申请的交叉引用

本申请根据35U.S.C.§119要求享有2005年10月20日提交的临时 申请No.60/728713的优先权，在此通过引用将该申请全文并入。

背景技术

本发明涉及低压瞬变电压抑制器和类似器件。具体而言，本发明涉及 面层注入(blanket implant)二极管。

通常将反向偏置的二极管用作瞬变电压抑制器。这些器件的击穿电压 通常在6伏到450伏的范围内。这些抑制器件具有结构简单、制造工艺简 单、正常偏置之下泄漏电流小以及在击穿条件下I-V转换锐利的优点。

随着技术进步，CMOS器件的电源电压变得越来越低。可以通过升高P-N 结两侧的掺杂浓度降低二极管的击穿电压。然而，提高的掺杂浓度将会导 致较浅的结和较大曲率的结的边缘。大曲率区域处的电场将会增强。由于 在结的边缘电场增强，因此边缘将会早于主结而击穿。此外，电流聚集效 应将会导致较大的电阻和较平滑的I-V特性。这两种现象都对瞬变电压抑 制器的应用有害。因此，希望能有一种改进的低压瞬变电压抑制器。

考虑到前述情况，本发明的主要特征或优点是提供一种改进的面层注 入二极管。

本发明的另一特征或优点是提供一种低压和极低压瞬变电压抑制器 件。

本发明的另一特征或优点是提供一种使用一道掩模工序以降低二极管 成本的二极管。

本发明的另一特征或优点是一种可以利用减少的加工周期时间处理或 制造的二极管。

本发明的另一特征或优点是一种初始晶片的掺杂浓度降低且P-N结边 角(corner)边缘的电场减小的二极管。

本发明的另一特征或优点是一种P-N结的边角电场降低的二极管。

本发明的另一特征或优点是一种电场聚集在边缘以进行低压瞬变电压 抑制的二极管。

本发明的另一特征或优点是提供一种制造经济、经久耐用且运行高效 的面层注入二极管。

本发明的另一特征或优点是一种利用改进的电压抑制器件进行瞬变电 压抑制的方法。

通过以下说明书和权利要求可以明了本发明的这些和/或其他特征或 优点中的一个或多个。

发明内容

可以通过一种面层注入二极管实现上述特征或优点中的一个或多个， 该面层注入二极管具有P+衬底，在所述衬底的顶表面附近注入N型掺杂剂 面层注入物，从而制造出P-区域。邻近上述P-区域且在其上层叠氧化物掩 模。从P-区域的一部分部分地蚀刻掉氧化物掩模，制造出蚀刻区域。向蚀 刻区域中注入N型主结注入物，在所述P+衬底之上且邻近所述P-区域制造 出N+区域。最后，在氧化物掩模和蚀刻区域之上层叠金属。

也可以通过以如下方式制造二极管来实现上述特征或优点中的一个或 多个：在P+衬底的顶表面附近注入N型掺杂剂面层注入物，由此制造出P- 区域；邻近所述P-区域且在其上层叠氧化物掩模；蚀刻掉一部分所述掩模， 由此制造出蚀刻区域；向所述蚀刻区域的P-区域中注入N型主结注入物， 在所述P+衬底之上且邻近所述P-区域制造出N+区域；以及在蚀刻区域中的 氧化物掩模之上层叠金属。

此外可以通过一种瞬变电压抑制器件实现上述特征或优点中的一个或 多个，所述瞬变电压抑制器件具有P+衬底，在所述衬底的顶表面附近注入 N型掺杂剂面层注入物，制造出P-区域。邻近P-区域且在其上层叠氧化物 掩模。从P-区域的一部分部分地蚀刻掉氧化物掩模，制造出蚀刻区域。向 蚀刻区域中注入N型主结注入物，在所述P+衬底之上且邻近所述P-区域制 造出N+区域。然后在氧化物掩模和蚀刻区域之上层叠金属电极。将第一连 接器端子电连接到金属电极，而将第二连接器端子电连接到衬底。

还可以通过以如下方式制造瞬变电压抑制器件来实现上述特征或优点 中的一个或多个：将电压抑制器件的第一连接器端子电连接到电路中预计 会出现瞬变电压的第一点之间的电路。该电压抑制器件具有P+衬底，在所 述衬底的顶表面附近注入N型掺杂剂面层注入物，制造出P-区域。邻近P- 区域且在其上层叠氧化物掩模。从P-区域的一部分部分地蚀刻掉氧化物掩 模，制造出蚀刻区域。向蚀刻区域中注入N型主结注入物，在所述P+衬底 之上且邻近所述P-区域制造出N+区域。在蚀刻区域中的氧化物掩模之上层 叠金属电极。将第一连接器端子电连接到金属电极，而将第二连接器端子 电连接到衬底。将第二连接器端子电连接到电路中预计会出现瞬变电压的 第二点。

附图说明