[发明专利]时分复用动态片内端接

权利要求书

1.一种集成电路，包括：

待耦合到互连的输入/输出电路；

待耦合到所述互连的片内端接管脚；

耦合到所述片内端接管脚的控制逻辑，所述控制逻辑用于至少部分地实现在所述片内端接管脚上复用两个或更多信号，其中所述控制逻辑包括：片内端接激活逻辑，其用于在第一时钟期间检测所述片内端接管脚上的片内端接激活信号，以及片内端接值选择逻辑，其用于在第二时钟期间检测所述片内端接管脚上的片内端接值选择信号，并且用于至少部分地基于所述片内端接值选择信号来选择片内端接值；以及

与所述控制逻辑和所述输入/输出电路耦合的端接电阻电路，所述端接电阻电路用于为所述输入/输出电路动态地提供多个端接电阻之一。

2.根据权利要求1所述的集成电路，其中所述控制逻辑将至少部分地响应于检测到所述片内端接激活信号来激活所述端接电阻电路，其中所述端接电阻的值等于所述片内端接值。

3.根据权利要求2所述的集成电路，还包括：

用于容纳片内端接值的第一寄存器；以及

用于容纳另一片内端接值的第二寄存器。

4.根据权利要求3所述的集成电路，其中

如果所述片内端接值选择信号为逻辑1，则所述片内端接值选择逻辑将从所述第一寄存器选择所述片内端接值；而

如果所述片内端接值选择信号为逻辑0，则所述片内端接值选择逻辑将从所述第二寄存器选择所述另一片内端接值。

5.根据权利要求1所述的集成电路，其中所述控制逻辑将在预定的时间段内防止所述片内端接激活信号的状态复位，以便实现在所述片内端接 管脚上的信号的时分复用。

6.根据权利要求5所述的集成电路，其中所述控制逻辑还将允许在第三时钟时利用所述片内端接管脚来复位所述片内端接激活信号的状态，其中所述第三时钟在所述第二时钟之后。

7.一种用于控制片内端接的方法，包括：

在第一时钟时在集成电路的片内端接管脚上接收片内端接激活信号；

在第二时钟时在所述集成电路的所述片内端接管脚上接收片内端接值选择信号；以及

至少部分地响应于接收到所述片内端接激活信号而激活端接电阻电路，其中端接电阻值至少部分地基于所述片内端接值选择信号。

8.根据权利要求7所述的方法，其中所述第二时钟在所述第一时钟之后。

9.根据权利要求7所述的方法，其中在所述第二时钟时接收所述片内端接值选择信号还包括：

在预定时间段内防止所述片内端接激活信号的状态复位，以便允许在所述片内端接管脚上的信号的时分复用。

10.根据权利要求9所述的方法，还包括：

在第三时钟时利用所述片内端接管脚来允许所述片内端接激活信号的状态复位。

11.根据权利要求10所述的方法，其中所述第三时钟在所述第二时钟之后。

12.根据权利要求7所述的方法，还包括：

至少部分地响应于接收到所述片内端接值选择信号而选择片内端接 值。

13.根据权利要求12所述的方法，其中至少部分地响应于接收到所述片内端接信号而选择所述片内端接值包括：

如果所述片内端接值选择信号为逻辑1，则从第一寄存器选择片内端接值；以及

如果所述片内端接值选择信号为逻辑0，则从第二寄存器选择片内端接值。

14.一种电子系统，包括：

耦合到互连的第一集成电路；以及

经由所述互连而耦合到所述第一集成电路的第二集成电路，所述第二集成电路包括：

片内端接管脚；以及

耦合到所述片内端接管脚的控制逻辑，所述控制逻辑用于至少部分地实现在所述片内端接管脚上复用两个或更多信号，其中所述控制逻辑包括：

片内端接激活逻辑，其用于在第一时钟期间检测所述片内端接管脚上的片内端接激活信号；以及

片内端接值选择逻辑，其用于在第二时钟期间检测所述片内端接管脚上的片内端接值选择信号，并且用于至少部分地基于所述片内端接值选择信号来选择片内端接值。

15.根据权利要求14所述的电子系统，其中所述控制逻辑将在预定时间段内防止所述片内端接激活信号的状态复位，以便实现在所述片内端接管脚上的信号的时分复用。

16.根据权利要求15所述的电子系统，其中所述控制逻辑还将在第三时钟时利用所述片内端接管脚来允许所述片内端接激活信号的状态复位，其中所述第三时钟在所述第二时钟之后。