[发明专利]半导体纳米线晶体管

说明书

技术领域

本发明涉及纳米尺寸的晶体管器件。具体而言，本发明涉及以一条或多条纳米线作为电流路径内主要构件的缠绕栅(wrap gate)场效应晶体管。

背景技术

在下文中称为III/V半导体的窄带隙半导体材料，例如InAs和InSb，具有高的迁移率、高的饱和载流子速度、以及低的接触电阻。这使得这些材料成为高速和低功耗电子器件的出色候选，且过去几年中在许多不同半导体器件中使用这些材料的兴趣已经呈现显著增长。然而，由这些材料制成的晶体管经常遭受与窄带隙有关的不良电流控制、小的电流导通/截止比例、强的热效应、以及大的输出电导。此外，为了引起商业上的兴趣，III/V半导体的结构优选地应与现有的硅基技术兼容，例如可以制作在Si基板上。由于Si和III/V半导体材料之间大的晶格失配，采用常规技术而难以达成这一点。上述这些影响限制了III/V半导体器件的应用领域并降低了模拟和数字应用的性能。图1a-1c示出InAs纳米线晶体管，遭受上述限制：a)说明不良电流控制；b)说明阈值控制；以及c)说明不足的电流导通/截止比例。

在典型的平面场效应晶体管(FET)中，源/漏电流限制在半导体材料的平面层内。这意味着不可能像在例如双极晶体管中那样在沟道内电流路径的方向上使用异质结构来改善性能。使用窄带隙材料也难以制作异质结构：在III/V半导体中，由于缺乏合适的晶格匹配材料，以及与Sb基化合物有关的问题，且对于Ge，是由于与Si和SiC之间大的晶格失配。

纳米线的生长为异质结构设计提供了新的可能性，因为径向应力弛豫使得可以制作大范围的新组成。例如，InP可以无缺陷生长在InAs上，如Samuelson等的美国专利申请US 2004/0075464 A1所描述。还可以使用不与线晶格匹配的基板，这提供更多的设计灵活性并开辟了将III/V半导体集成在Si上的道路。因此，可以通过使用纳米尺寸的器件来缓解上述问题。

半导体纳米线在本文中定义为直径小于200nm且长度达几个μm的棒状结构。半导体纳米线的生长可以通过各种方式来实现，例如通过如Samuelson等的上述美国专利申请中使用金属粒子辅助各向异性生长的气相外延(VPE)。

在FET的纳米线几何[Yazawa等的美国专利(5,362,972)]中，描述了一种纳米线场效应晶体管。栅极围绕窄的纳米线，提供了良好的栅极耦合并形成缠绕栅FET。这些纳米线是通过气相方法生长的均匀的GaAs须。

现有技术纳米线晶体管说明了使用半导体纳米线的潜能。然而，例如有关Ion/Ioff、碰撞电离率的实验发现表明，在可以提供商业上有吸引力的器件之前还需要改进。与半导体器件的接触是一个特别关心的领域，因为接触电阻降低速度和输出功率，但是增大功耗。

发明内容

显然，现有技术的缠绕栅FET晶体管需要重大改进以用作设想中的高速低功率电子装置的功能单元。

本发明的目的是提供一种缠绕栅FET晶体管，其克服了现有技术晶体管的缺点。这是通过权利要求1中定义的器件来实现。

根据本发明，提供了基于半导体纳米线的缠绕绝缘栅场效应晶体管(WIGFET)。该FET的电流通道包括具有第一带隙的材料的半导体纳米线。源极接触布置在纳米线一个端部上，漏极接触布置在对立端部上。缠绕栅极接触包围介于该源极接触和该漏极接触之间的该纳米线的部分，并限定一栅极区域。根据本发明的FET晶体管的纳米线设有至少一个异质结构，该异质结构具有至少一段第二带隙的材料，该第二带隙不同于该纳米线的带隙，即第一带隙。所述异质结构中的至少一个应与源极接触、漏极接触或栅极接触之一连接。

根据本发明一个实施例，该异质结构与该源极接触与/或该漏极接触连接以降低该纳米线和所述接触之间的接触电阻。通常，这是通过提供一种材料的段来实现，该材料的带隙窄于该纳米线的材料。金属-半导体接触对于窄带隙的材料形成低势垒高度，因此在器件接触，例如缠绕栅FET的源极和漏极接触中使用这些材料是有吸引力的。

根据本发明的另一实施例，至少部分地在栅极区域中引入异质结构，由此实现晶体管的有源部分。该异质结构包括带隙宽于该纳米线的材料的一个或多个段，并形成势垒，该势垒的特性可以改变从而优化该晶体管的性能的不同方面。该异质结构例如可以被引入以降低晶体管的碰撞电离率，改善导通/截止电流特性，以及减小漏极导致势垒下降的效应。

藉由根据本发明的FET晶体管，可以提供高速低功率电子器件。包含有异质结构的这种纳米线技术非常适于工业生产。