[发明专利]具有不同厚度栅极氧化物的ESD结构

说明书

相关专利申请案

本申请案主张Randy L.Yach和Philippe Deval在2005年7月7日申请的题为“Mixed-Thickness Oxide ESD Structure”的第60/697,187号共同拥有的美国临时专利申请案的优先权，所述美国临时专利申请案以引用的方式并入本文以用于所有目的。

技术领域

根据一个实施例，本发明涉及电子电路的静电放电(ESD)保护，更特定来说，涉及可能必须承受比正常集成电路逻辑电压高的操作电压的输入输出(I/O)电路的ESD保护。

背景技术

在(例如但不限于)交通工具中用于控制和感测各种功能的多个电路正被交通工具中每个机电控制装置/传感器处的总线接口装置取代。具有总线接口，例如局域互连网络(LIN)、控制器区域网络(CAN)等，极大地简化了交通工具布线，并改进了交通工具子系统和操作组件的诊断故障检修。

发明内容

然而，关于任何类型的机电接口，必须通过保护总线接口的电子输入输出(I/O)部分来处理电压尖脉冲、过电压以及极性改变。另外，由于交通工具中电气附件的使用增加，交通工具电气系统正经历较高的操作电压，例如42伏。同时集成电路正在以越来越低的电压操作，因为从集成电路制造工艺的改进微型化获得了更小的装置元件。

根据本发明的特定示范性实施例，一种在集成电路的输出端具有增加的耐电压力的静电放电(ESD)结构可包括：至少一个第一金属氧化物半导体(MOS)装置，其具有薄栅极氧化物层，其中所述至少一个第一MOS装置由低电压控制；至少一个第二MOS装置，其与所述至少一个第一MOS装置的薄栅极氧化物层相比具有较厚的栅极氧化物层；集成电路的输出端，其中所述至少一个第二MOS装置耦合在所述至少一个第一MOS装置与所述集成电路的所述输出端之间；其中所述至少一个第一和第二MOS装置相互交叉以形成用于所述输出端处的静电放电保护的寄生双极晶体管。

根据本发明的另一特定示范性实施例，一种集成电路，其具有至少一个输出端，其在所述输出端拥有具有增加的耐电压力的静电放电(ESD)结构，其可包括：双极晶体管，其耦合到集成电路的输出端；至少一个第一金属氧化物半导体(MOS)装置，其具有薄栅极氧化物层，其中所述至少一个第一MOS装置由低电压控制；至少一个第二MOS装置，其与所述至少一个第一MOS装置的薄栅极氧化物层相比具有较厚的栅极氧化物层，其中所述至少一个第二MOS装置耦合在所述至少一个第一MOS装置与所述双极晶体管之间；其中所述至少一个第一和第二MOS装置相互交叉，以形成用于所述双极晶体管处的静电放电保护的寄生双极晶体管。

根据本发明的又一特定示范性实施例，一种在集成电路中制造在所述集成电路的输出端具有增加的耐电压力的静电放电(ESD)结构的方法，所述方法可包括：形成至少一个第一金属氧化物半导体(MOS)装置，其具有薄栅极氧化物层；形成至少一个第二MOS装置，其与所述至少一个第一MOS装置的薄栅极氧化物层相比具有较厚的栅极氧化物层，其中所述至少一个第一和第二MOS装置相互交叉，以形成用于输出端的静电放电保护的寄生双极晶体管。

根据本发明的又一特定示范性实施例，一种在集成电路中制造在所述集成电路的输出端具有增加的耐电压力的静电放电(ESD)结构的方法，所述方法可包括：形成双极晶体管；将所述双极晶体管耦合到集成电路的输出端；形成至少一个第一金属氧化物半导体(MOS)装置，其具有薄栅极氧化物层；形成至少一个第二MOS装置，其与所述至少一个第一MOS装置的薄栅极氧化物层相比具有较厚的栅极氧化物层，其中所述至少一个第一和第二MOS装置相互交叉，以形成用于所述双极晶体管的静电放电保护的寄生双极晶体管。

附图说明

通过参考以下结合附图做出的描述可获得对本发明的更全面的理解，其中：

图1(a)说明现有技术输出晶体管结构的示意电路图；

图1(b)说明图1(a)的现有技术输出晶体管结构的示意横截面图；

图2(a)说明根据本发明特定示范性实施例的拥有具有不同厚度栅极氧化物的MOS装置的输出晶体管结构的示意电路图；

图2(b)说明图2(a)的输出晶体管结构的示意横截面图；

图3说明包括图2(a)和2(b)所示的MOS装置结构的集成电路的一部分的示意俯视图；以及

图4说明根据本发明另一特定示范性实施例的拥有具有不同厚度栅极氧化物的MOS装置与双极晶体管的输出晶体管结构的示意图。