[发明专利]用于对网络和存储器进行耦合的存储器控制器和方法

说明书

技术领域

本发明涉及一种用于对网络和存储器进行耦合的存储器控制器和方法。

背景技术

高级移动和便携设备的复杂性不断增长。对此类设备的要求日益严格的应用的需求，对复杂性、灵活性和可编程性的需求加强了设备内部的数据交换。实现此类应用的设备通常包括多个功能或处理模块，此处称为子系统。典型地，用独立的IC实现这些子系统，每个IC具有不同的内部体系结构，包括本地处理器、总线和存储器等。或者，可以把各个子系统集成在一个IC上。在系统级，这些子系统通过上层(top-level)互连相互通信，上层互连提供了通常支持实时的特定业务。作为移动电话体系结构中的子系统的示例，尤其可以包括基带处理器、显示器、媒体处理器或存储元件。PCI Express网络是系统级互联的示例，提供了像同步数据传输的业务和流量控制。为了支持多媒体应用，这些子系统以流方式交换大部分数据。作为数据流的示例，可参考由媒体处理器从本地存储器中读出MP3编码的音频文件，并把解码后的流发送至扬声器。此通信可被描述成经FIFO缓冲器连接的过程的图，通常称其为Kahn过程网络。下面的文献中描述了可以把Kahn过程网络映射到系统体系结构：E.A.de Kock et al.，“YAPI：Applicationmodeling for signal processing systems”.In Proc.of the37^th.Design Automation Conference，Los Angeles，CA，June2000，pages402-405.IEEE，2000。在该体系结构中，过程被映射到子系统，FIFO缓冲器被映射到存储器，而通信被映射到系统级互连。

对于正确支持所涉及的过程间的数据流而言，缓冲是必要的。对流采用FIFO缓冲器是十分自然的，且符合流应用的(有界)Kahn过程网络模型。随着可同时运行的多媒体应用的数量的增加，过程数、实时流以及相关联的FIFO的数量也充分增长。

在许多片上系统(SoC)和微处理器系统中，使用后台存储器(DRAM)对数据进行缓冲。当以流方式传送数据，且数据作为流在存储器中被缓冲时，可以采用预取(pre-fetch)缓冲。这意味着事先读取SDRAM中的数据，并将其保持在特定(预取)缓冲器中。当读请求出现时，就可以从通常实现于片上SRAM中的本地预取缓冲器中进行使用，而不会出现由后台存储器(DRAM)引起的等待时间。这与已知的针对处理器的随机数据高速缓存技术类似。对于流，在预取缓冲器中采用连续(或最好称为可预测)数据寻址，而不是高速缓存中使用的随机地址。参考：J.L.Hennessy and D.A.Patterson，“ComputerArchitecture-A Quantitative Approach”。

另一方面，由于DRAM技术，最好以突发方式访问(读或写)DRAM。因此，通常实现回写缓冲器，其把多个单独的数据访问汇集成具有一定大小的访问突发。一旦完成了针对第一DRAM访问的初始处理，就可以针对指定数目的访问(2/4/8/整页)以无任何额外延迟(在1存储器周期内)地存储或检索在每个下一存储器周期内访问的、地址与前一地址有某种联系的每个下一数据字(例如，下、前，取决于突发策略)。因此，对于存储器的流访问，当每次访问的地址都以相同的方式增大或减小时(如连续寻址)，突发访问以最低功耗提供了最佳性能。关于DRAM存储器原理的更多信息，请参考Micon的128兆比特DDRRAM规范，http://download.micron.com/pdf/datasheets/dram/ddr/128MbDDRx4x8x16.pdf，将其在此并入作为参考。

发明内容

本发明的目标是提供一种用于对网络和存储器进行耦合的存储器控制器，以及一种用于对网络和存储器进行耦合的方法，它们和存储器一起改进了网络和存储器之间的通信的可预测行为。

此目标通过根据权利要求1所述的存储器控制器和根据权利要求6所述的用于对网络和存储器进行耦合的方法而实现。