[发明专利]具有应变沟道区的非平面MOS结构

说明书

技术领域

本发明的实施方案涉及晶体管结构，尤其涉及结合有应变沟道(strained channel)的非平面晶体管结构。

背景技术

传统平面金属氧化物半导体(MOS)晶体管技术就某些晶体管特征而言正在接近基础物理极限，越过这些极限就将需要采用替换性材料、加工技术和/或晶体管结构来支持晶体管性能根据摩尔定律的持续改善。

一种示范性的此类转变是非平面MOS结构。一种特殊非平面MOS结构是非平面三栅晶体管(tri-gate transistor)。三栅晶体管采用三维栅极结构，使得电信号可以沿着晶体管栅极的顶部以及沿着栅极的两个垂直侧壁来传导。沿着栅极三个侧壁的传导使得和平面MOS结构相比较，驱动电流更大，开关速度(switching speed)更快，栅极长度(gate length)更短，同时晶体管性能得以提高而占据的衬底面积却更小，并具有其它改进。三栅结构通过改善晶体管的短沟道性质(short channelcharacteristics)，进一步降低了漏电流的量，而这是一直在缩小的平面MOS器件容易出现的问题。

另一种示范性转变涉及对晶体管的各个部分采用应变半导体材料(strained semiconductor material)。为半导体晶格添加拉伸或者压缩应变(取决于特定应用)，提高了载流子在应变半导体中的迁移率。具体而言，对于NMOS器件而言，为半导体赋予拉伸应变提高了电子迁移率(即，在NMOS器件中占优势地位的电荷载流子)。增加的载流子迁移率进而使得可以具有更大的驱动电流和相应更快的开关速度。

附图简述

图1示出了绝缘体上硅(SOI)衬底的横截面。

图2示出了图1的衬底、应变硅锗以及具有用于Smart Cut工艺的氢注入(hydrogen implant)的硅。

图3示出了在应变硅锗和硅的Smart Cut成形后图2的衬底的横截面。

图4示出了在退火形成松弛的(relaxed)硅锗后图3的衬底的横截面。

图5示出了在所述松弛的硅锗实现图案化之后图4的衬底的横截面。

图6示出了在松弛的硅锗上形成应变硅之后图5的衬底的横截面。

图7示出了在形成栅电介质和栅极以形成包括应变沟道的非平面MOS结构之后，图6的衬底的横截面。

图8示出了图7的衬底的透视图。

图9示出了在注入以形成源极区和漏极区之后图8的透视图。

发明详述

下面描述具有应变沟道区的非平面MOS晶体管结构的实施方案。现在详细参考对如附图中所示的这些实施方案的描述。虽然将结合这些附图对实施方案进行描述，但是并不试图将其限制到在本文公开的附图中。相反，旨在覆盖落在所附权利要求限定的所述实施方案的精神和范围之内的所有备选方案、变体和等同方案。

简而言之，一个实施方案是包括应变沟道区的非平面MOS晶体管结构。非平面MOS晶体管结构，尤其是NMOS三栅晶体管，和应变沟道优点的结合，使得和具有非应变沟道的非平面MOS结构或者包含应变沟道的平面MOS结构相比，就给定栅极长度、栅极宽度和操作电压而言，改善了晶体管驱动电流、开关速度，并减少了漏电流。

图1示出了绝缘体上硅(SOI)衬底的横截面。如同本领域公知的，SOI衬底尤其通过减少在杂质层(例如，平面MOS结构的杂质掺杂的源极区和漏极区)和衬底之间的结电容层(junction capacitance layer)中形成的电容这一特征来改善晶体管性能。例如，在一个实施方案中，衬底100包含硅。在衬底100上面的是掩埋的氧化物101。在一个实施方案中，掩埋的氧化物包含二氧化硅。在掩埋的氧化物101上方是硅102。市售的SOI衬底通常包括大约500埃厚的硅102层。为了进一步减少结电容面积，一个实施方案将硅102平坦化和抛光(例如，通过化学机械抛光或者CMP)至大约20-100埃。但是，应该理解衬底100、掩埋的氧化物101和硅102的SOI组合，也可如本领域公知的那样通过采用如下方式来制备：通过注入氧分离(SIMOX)、粘合和回蚀刻(BESOI)制备或者通过在BESOI工艺之前的氢注入(Smart Cut)制备。