[发明专利]差分交替相移掩模优化

权利要求书

1.一种设计掩模的方法，所述掩模用于在光刻处理中投影集成电路设计的图像，所述方法包括：

提供具有多个临界宽度段的集成电路布图的设计；

通过将用于辅助投影临界宽度段的掩模特征与集成电路设计的临界宽度段对准，形成第一掩模设计，所述第一掩模设计满足预定的可制造性设计标准；

通过将用于辅助投影临界宽度段的掩模特征与集成电路设计的临界宽度段对准，形成第二掩模设计，所述第二掩模设计满足所述临界宽度段的局部区域的预定光刻设计标准；

识别第二掩模设计的与所述预定可制造性设计标准冲突的设计特征；

从所述第二掩模设计形成第三掩模设计，其中用所述第一掩模设计的掩模特征选择性地替换所述第二掩模设计的与预定可制造性标准冲突的掩模特征，从而所述第三掩模设计满足预定的可制造性设计标准。

2.根据权利要求1的方法，其中所述第二掩模设计包括所述第一掩模设计的子集。

3.根据权利要求1的方法，还包括采用所述第三掩模设计，将集成电路设计的图像转移至基底。

4.根据权利要求1的方法，其中所述用于辅助投影临界宽度段的掩模特征包括交替相移区域。

5.根据权利要求4的方法，其中所述预定的可制造性设计标准包括最小的相宽和最小的相位间隔。

6.根据权利要求4的方法，其中所述预定的光刻设计标准包括处理窗口条件。

7.根据权利要求1的方法，其中所述用于辅助投影临界宽度段的掩模特征包括次分辨率辅助特征(SRAF)。

8.根据权利要求7的方法，其中所述预定的可制造性设计标准包括SRAF尺寸和间隔。

9.根据权利要求7的方法，其中所述预定的光刻设计标准包括处理窗口条件。

10.一种设计交替相移掩模的方法，所述掩模用于投影集成电路设计的图像，所述方法包括：

提供具有多个临界宽度段的集成电路布图的设计；

通过将交替相移区域与临界宽度段对准，以及使所述交替相移区域延伸超过至少一些其所对准的临界宽度段的端部，并满足预定的可制造性设计标准，而形成交替相移掩模的第一掩模设计；

通过将交替相移区域与所述临界宽度段对准，而不使多对所述交替相移区域基本超出其所对准的临界宽度段的端部，以形成交替相移掩模的第二掩模设计；

识别与所述预定的可制造性设计标准冲突的第二掩模设计的设计特征；

从所述第二掩模设计形成第三掩模设计，其中用所述第一掩模设计的设计特征选择性地替换所述第二掩模设计的与所述预定可制造性标准冲突的设计特征，从而所述第三掩模设计满足预定可制造性设计标准。

11.根据权利要求10的方法，其中所述预定的可制造性设计标准包括最小的相宽和最小的相位间隔。

12.根据权利要求10的方法，其中所述预定的光刻设计标准包括处理窗口条件。

13.根据权利要求10的方法，其中所述交替相移掩模的第二掩模设计与包括最小相宽和最小相位间隔的至少一个制造设计标准冲突。

14.根据权利要求10的方法，还包括采用所述第三掩模设计将集成电路设计的图像转移至基底。

15.一种设计用于投影集成电路设计的图像的光掩模的方法，包括：

提供具有多个临界宽度段的集成电路布图的设计；

通过将次分辨率辅助特征(SRAF)与临界宽度段对准，形成光掩模的第一掩模设计，所述第一掩模设计满足预定的可制造性设计标准；

通过将次分辨率辅助特征与临界宽度段对准，形成光掩模的第二掩模设计，所述第二掩模设计满足临界宽度段的局部区域中的预定光刻设计标准；

识别与所述预定可制造性设计标准冲突的第二掩模设计的设计特征；

从所述第二掩模设计形成第三掩模设计，其中，用所述第一掩模设计的设计特征选择性地替换所述第二掩模设计的与预定的可制造性标准冲突的设计特征，从而所述第三掩模设计满足所述预定的可制造性设计标准。

16.根据权利要求15的方法，其中所述预定的可制造性设计标准包括SRAF尺寸和间隔。