[发明专利]非易失性存储器件及其操作和制造方法

说明书

技术领域

本发明涉及一种半导体器件，更具体而言，涉及一种采用电阻节点(resistive node)的非易失性存储器件及其操作和制造方法。

背景技术

诸如相变RAM(PRAM)器件或电阻RAM(RRAM)器件的非易失性存储器件通过改变电阻节点的电阻而工作。随着半导体制造对数据容量的要求的提高，要求非易失性存储器件具有更高的集成度和操作位。例如，多位非易失性存储器件逐渐变得具有必要性。

同时，除了大容量外，非易失性存储器件还必须实现高速运行，因为需要更快的数据处理速度处理额外的数据。例如，可以通过块(block)擦除法或闪速擦除法提高闪速存储器件的运行速度。

非易失性存储器件的集成度的提高还使人们致力于其工作电流的降低。但是，采用电阻节点的非易失性存储器件需要比较高的工作电流。工作电流的降低可能影响电阻节点的可变电阻。因此，常规非易失性存储器件在降低工作电流方面存在局限。

例如，PRAM利用由电阻器的晶态变化引起的电阻变化存储数据。但是，需要高电流密度改变PRAM器件的晶态，其限制了最低工作电流。高工作电流将引起短沟道效应，由此阻碍了PRAM集成度的提高。因此，人们已经开始尝试通过降低相变电阻器的晶态变化区的尺寸以低工作电流获得高电流密度。

发明内容

本发明提供了一种非易失性存储器件，其要求的工作电流低，并且实现了高集成度和高速度。

本发明还提供了一种实现非易失性存储器件的高速运行的方法。

本发明还提供了一种经济地制造非易失性存储器件的方法。

根据本发明的一方面，提供了一种非易失性存储器件，其包括：半导体衬底；形成于所述半导体衬底的表面上的多个电阻层，其存储可变电阻状态；多个掩埋电极，其形成于位于所述多个电阻层之下的半导体衬底部分上，并分别连接至所述多个电阻层；多个沟道区，其形成于所述半导体衬底的表面上，并使相邻的所述电阻层相互连接，但不连接下部电极；形成于所述半导体衬底的所述沟道区上的栅极绝缘层；以及栅电极，其形成于所述栅极绝缘层上并在所述多个电阻层之上延伸。

第一和第二电阻层可以由电阻状态根据提供至所述第一和第二电阻层的两端的电压而变化的材料构成。此外，所述第一和第二电阻层每者均由从下述集合中选出的至少一种材料构成：Nb₂O₅、掺杂了Cr的SrTiO₃、ZrOx、GST(GeSb_xTe_y)、NiO、ZnO、TiO₂和HfO。

可以将位于所述半导体衬底上的多条位线分别连接至所述多个掩埋电极。

根据本发明的另一方面，一种非易失性存储器件包括作为多个层叠置的多个单位层结构。所述多个单位层结构中的每一个包括：半导体衬底；形成于所述半导体衬底的表面上的多个电阻层，其存储可变电阻状态；多个掩埋电极，其形成于位于所述多个电阻层之下的半导体衬底部分上，并分别连接至所述多个电阻层；多个沟道区，其形成于所述半导体衬底的表面上，并使相邻的所述电阻层相互连接，但不连接下部电极；形成于所述半导体衬底的所述沟道区上的栅极绝缘层；以及栅电极，其形成于所述栅极绝缘层上并在所述多个电阻层之上延伸。

根据本发明的又一方面，提供了一种包括按矩阵排列的多个单位单元的非易失性存储器件。所述单位单元每者均包括：包括栅极、源极和漏极的控制器件以及第一电阻节点，所述第一电阻节点的一端连接至一所述控制器件的源极，所述第一电阻节点存储可变电阻状态。此外，所述多个单位单元每者均包括第二电阻节点，所述第二电阻节点的一端连接至一所述控制元件的漏极，所述第二电阻节点存储可变电阻状态。将按多个行排列的多条字线分别公共连接至来自所述多个单位单元的位于每一行内的所述单位单元的所述控制器件的所述栅极。并且将按多个列排列多条位线分别公共连接至位于所述多个单位单元的两个相邻列中的成对的相邻的第一电阻节点和第二电阻节点的另一端。

根据本发明的又一方面，提供了一种操作所述非易失性存储器件的方法。在写入时，向所述多个电阻层中的两个相邻电阻层内存储数据。在闪速擦除时，同时擦除存储在所述多个电阻层中的预定数量的电阻层内的数据。

在这种情况下，所述闪速擦除包括：向所述栅电极施加导通电压；以及向连接至两个电阻层的掩埋电极之间施加擦除电压，所述两个电阻层位于所述预定数量的电阻层的两个边缘处。