[发明专利]非易失性存储器件及其操作和制造方法

权利要求书

1.一种非易失性存储器件，包括：

半导体衬底；

每者均形成于所述半导体衬底的表面上的多个电阻层，其存储可变电阻状态；

多个掩埋电极，其形成于位于所述多个电阻层之下的半导体衬底部分内，并分别连接至所述多个电阻层；

多个沟道区，其形成于所述半导体衬底的表面上，并使相邻的所述电阻层相互连接，但不连接所述下部电极；

形成于所述半导体衬底的所述沟道区上的栅极绝缘层；以及

栅电极，其形成于所述栅极绝缘层上，并在所述多个电阻层之上延伸。

2.根据权利要求1所述的非易失性存储器件，其中，所述第一和第二电阻层包括电阻状态根据提供至所述第一和第二电阻层的两端的电压而变化的材料。

3.根据权利要求2所述的非易失性存储器件，其中，所述第一和第二电阻层每者均由从下述集合中选出的至少一种材料构成：Nb₂O₅、掺杂了Cr的SrTiO₃、ZrOx、GST、NiO、ZnO、TiO₂和HfO。

4.根据权利要求1所述的非易失性存储器件，其中，所述栅极绝缘层在所述多个电阻层之上延伸。

5.根据权利要求1所述的非易失性存储器件，还包括：位于所述半导体衬底上的分别连接至所述多个掩埋电极的多条位线。

6.根据权利要求5所述的非易失性存储器件，其中，所述多条位线沿不同于所述栅电极的方向延伸。

7.根据权利要求5所述的非易失性存储器件，其中，所述多条位线形成于所述栅电极上，其间插置着层间绝缘层。

8.根据权利要求1所述的非易失性存储器件，其中，通过在所述半导体衬底的部分内掺杂杂质形成所述多个掩埋电极。

9.根据权利要求8所述的非易失性存储器件，其中，所述半导体衬底掺杂有第一导电类型的杂质，所述多个掩埋电极掺杂有第二导电类型的杂质。

10.根据权利要求1所述的非易失性存储器件，其中，所述半导体衬底由金属-绝缘体过渡材料形成，所述材料仅当提供高于阈值电压的电压时才具有导电性。

11.根据权利要求1所述的非易失性存储器件，其中，所述多个掩埋电极包括金属层或金属硅化物层。

12.根据权利要求1所述的非易失性存储器件的操作方法，包括：

向所述多个电阻层中的两个电阻层进行写入操作，以存储数据；以及

进行闪速擦除，从而同时擦除存储在所述多个电阻层中的预定数量的电阻层内的数据。

13.根据权利要求12所述的方法，其中，所述写入包括：

向所述栅电极施加导通电压；以及

向连接至所述两个相邻的电阻层的掩埋电极之间施加写入电压。

14.根据权利要求12所述的方法，其中，所述闪速擦除包括：

向所述栅电极施加导通电压；以及

向连接至位于所述预定数量的电阻层的两个边缘处的两个电阻层的掩埋电极之间施加擦除电压。

15.一种制造非易失性存储器件的方法，包括：

在半导体衬底的表面上界定多个沟道区；

在位于所述多个沟道区之间的所述半导体衬底内形成多个掩埋电极，并使其深于所述多个沟道区；

在所述多个掩埋电极上形成多个用于存储可变电阻状态的电阻层，并使其连接至所述多个沟道区的末端；

在所述半导体衬底的所述沟道区上形成栅极绝缘层；以及

在所述栅极绝缘层上形成栅电极，并使其在所述多个电阻层之上延伸。

16.根据权利要求15所述的方法，其中，所述的多个掩埋电极的形成包括：

形成掩模图案，所述掩模图案暴露位于所述多个沟道区之间的所述半导体衬底的部分；

蚀刻由所述掩模图案暴露的所述半导体衬底的部分，以形成多个沟槽；以及

围绕所述多个沟槽的底部形成多个导电层，并使其深于所述多个沟道区。

17.根据权利要求16所述的方法，其中，所述的多个导电层的形成包括：在围绕所述多个沟槽的底部的所述半导体衬底部分的周围掺杂杂质。