[发明专利]存储器晶胞、集成电路

权利要求书

1.一种存储器晶胞，其特征在于，包括：

半导体基底；

浮动栅，其位于上述半导体基底上方；

第一电容，其包括第一电极板、上述浮动栅和电介质，上述电介质位于上述第一电极板和上述浮动栅之间，上述第一电极板包括第一掺杂区和第二掺杂区，上述第一掺杂区和上述第二掺杂区位于上述半导体基底中；

第二电容，其包括第二电极板、上述浮动栅和电介质，上述电介质位于上述第二电极板和上述浮动栅之间；

第三电容，其包括第三电极板和第四电极板，上述第三电极板和上述第四电极板分别形成于上述半导体基底上的不同的金属层中，并且上述第三电容与上述浮动栅电连接；以及

晶体管，其包括：栅极，其位于上述半导体基底上方；第一源/漏极区和第二源/漏极区，其大体上对准于上述栅极的两相对侧壁，上述第二源/漏极区连接至上述第一电容的上述第一掺杂区。

2.如权利要求1所述的存储器晶胞，其特征在于，上述晶体管为NMOS晶体管，上述第一源/漏极区和上述第二源/漏极区形成于上述半导体基底中的P型阱区。

3.如权利要求1所述的存储器晶胞，其特征在于，上述晶体管为PMOS晶体管，上述第一源/漏极区和上述第二源/漏极区形成于上述半导体基底中的N型阱区。

4.如权利要求1所述的存储器晶胞，其特征在于，上述第三电容具有的电容值为上述第一电容的电容值的0.1倍至1000倍。

5.如权利要求1所述的存储器晶胞，其特征在于，上述第二电容的第二电极板包括第三掺杂区和第四掺杂区，上述第三掺杂区和上述第四掺杂区位于上述栅极的相对侧边上，上述第三掺杂区和上述第四掺杂区以导电物互相连接。

6.如权利要求5所述的存储器晶胞，其特征在于，上述第三掺杂区和上述第四掺杂区分别包括金属，上述金属选自包含P型材料和N型材料的族群。

7.如权利要求1所述的存储器晶胞，其特征在于，上述晶体管的上述栅极连接至存储器阵列的选择线。

8.如权利要求1所述的存储器晶胞，其特征在于，上述第三电容具有金属-絶缘体-金属的电容结构。

9.一种集成电路，其特征在于，包括非易失性存储器晶胞，

上述非易失性存储器晶胞包括：

第一主动区和第二主动区，其位于半导体基底中；

第一介电层，其位于上述第一主动区上方；

第二介电层，其位于上述第二主动区上方；

第一导体，其跨越上述第一主动区和上述第二主动区，上述第一导体和上述第一主动区被上述第一介电层隔开，上述第一导体和上述第二主动区被上述第二介电层隔开；

上述第一主动区和上述第二主动区分别包括第一掺杂区和第二掺杂区，上述第一掺杂区和上述第二掺杂区位于上述第一导体的两相对侧壁，位于上述第二主动区的上述第一掺杂区和上述第二掺杂区互相连接；

第三介电层，其位于上述第一主动区上方；

第二导体，其位于上述第三介电层上方；

第一源/漏极区和第二源/漏极区，其位于上述半导体基底中，且大体上对准于上述第二导体的两相对侧壁，上述第二源/漏极区与上述第一主动区中的上述第一掺杂区相互电耦合；

电容，其包括底电极板和顶电极板，上述底电极板和上述顶电极板位于金属层中，上述底电极板和上述顶电极板的其中之一电连接至上述第一导体。

10.如权利要求9所述的集成电路，其特征在于，上述第一介电层和上述第二介电层形成连续的介电层。