[发明专利]非易失性存储器件

说明书

技术领域

本发明一般涉及一种非易失性存储器件，尤其涉及一种具有改善的干扰特性的非易失性存储器件。

背景技术

半导体存储器件主要可以分为诸如DRAM(动态随机存取存储器)和SRAM(静态随机存取存储器)的RAM(随机存取存储器)产品以及ROM(只读存储器)产品，RAM产品具有易失性，其中的数据会随着时间的流逝而丢失，且数据I/O(输入输出)速度快，而对于ROM产品，一旦数据输入其中就能够保持数据，但是其数据I/O速度慢。

在ROM产品中，存在着对允许数据电I/O的非易失存储器的增加的需求。非易失性存储器件指的是当电路未从板上移除时，能够进行高速电擦除的器件。非易失存储器件的优点在于，由于存储单元结构简单，且不需要保持数据的刷新功能，所以每一个存储器的制造成本较低。

非易失存储器主要可以分为NOR非易失存储器和NAND非易失存储器。NOR非易失存储器中每两个单元需要一个触点。NOR非易失存储器不利于高度集成，但是由于单元电流高，所以在高速度方面有利。而NAND非易失存储器由于单元电流较低，所以在高速度方面处于劣势，但是由于多个单元共用一个触点，因此有利于高度集成。因此，NAND非易失存储器已经广泛用于MP3播放器、数字照相机、移动产品、辅助存储器件等等，并因此作为下一代存储器，NAND非易失存储器的地位已经非常显著。

图1和图2为普通NAND非易失存储单元阵列的横截面图和等效电路图。

在图1和图2所示的NAND非易失存储单元阵列中，将存储单元MC0......MC15串联连接以形成一个串，每一个存储单元都具有一种栅极结构，其中在用于选择单位串的漏极选择线DST和用于选择接地端子的源极选择线SST之间层压浮置栅极18和控制栅极22。

多个串通过位线B/L1、B/L2、......并联以形成一个块。各个块关于位线触点对称地布置。选择晶体管DST和SST以及存储单元MC0......MC15是以矩阵形式排列的。排列在同一列上的漏极选择线DST和源极选择线SST的栅极分别与漏极选择线DSL和源极选择线SSL相连。

而且，排列在同一列上的存储单元MC0......MC15具有与多个相应的字线WL0......WL15相连的栅极。另外，漏极选择线DST具有与位线B/L相连的漏极，且源极选择线SST具有与公共源极线CSL相连的源极。

存储单元MC0......MC15中的每一个栅极都具有其中层压浮置栅极18和控制栅极22的结构，其中在半导体衬底10上方形成浮置栅极18，其间布置有插入隧道氧化物层16，且在浮置栅极18上方形成控制栅极22，其间布置有插入电介质层20。将浮置栅极18形成为在有源区及有源区两侧的场效应区的一部分边缘的上方延伸，由此该浮置栅极18与相邻存储单元的浮置栅极18相隔开。控制栅极22与相邻存储单元的控制栅极22相连，其间包括独立于场效应区而形成的浮置栅极18，从而形成字线。

其中，选择晶体管DST和SST是无需浮置栅极来存储数据的晶体管。相应地，浮置栅极18和控制栅极22由金属线通过单元阵列内场效应区上的相邻触点相连。所以，选择晶体管DST和SST可以和具有一层栅极的MOS晶体管一样进行电操作。

下面将描述上述NAND非易失性存储器件的编程操作。

在编程操作中，在选定的位线上加0V电压，并且在选定的字线上加编程电压Vpgm。从而，由于沟道区和选定的存储单元的控制栅极之间存在高电压差，沟道区的电子会通过Fowler-Nordheim(F-N)隧道效应注入浮置栅极。在这种情况下，在未选择的字线上加有旁路电压Vpass，用于将加在选定位线上的0V数据转移到选定的存储单元上。

然而，编程电压Vpgm不仅加在选定的存储单元上，还加在排列在同一条字线上的未选择的存储单元上，以致对与同一条字线相连的未选择的存储单元也进行编程。这种现象称为“编程干扰”。

为了防止这种编程干扰，将包括与选定字线相连的未选择存储单元和未选择位线的串的漏极选择线DST的源极充电为Vcc-Vth(Vcc为电源电压，Vth为漏极选择线的阈值电压)电平。此后，在选定的字线上加有编程电压Vpgm，并且在未选择的字线上加有旁路电压Vpass，从而提升属于同一个串的存储单元的沟道电压Vch。这样就能够防止对未选择的存储单元编程。

然而，由于加在源极选择线SST栅极上的0V电压与提升为高电平的沟道间电压之间存在电压差，会产生干扰。这种现象将结合图3作更详细的描述。