[发明专利]半导体器件栅极的制作方法及调整方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件栅极的制作方法及调整方法。

背景技术

对于亚微米以下的半导体器件而言，栅极的形状对器件的性能有重要影响。如何形成合适的栅极形状，以有效改善器件的性能参数，已经成为当今半导体器件制造领域中备受关注的问题之一。

图1A和1B为说明现有的半导体器件的栅极制作方法的器件剖面图，图1A为形成栅极材料后的器件剖面图，如图1A所示，先在衬底101上生成栅氧化层102，再在该栅氧化层102上沉积一层栅极材料--多晶硅层103。然后，进行光刻处理，在多晶硅层上定义出栅极图形，再进行刻蚀以形成多晶硅栅极。图1B为形成多晶硅栅极后的器件剖面图，图1B所示为理想的情况，即刻蚀后形成的栅极110侧壁陡直，其截面为顶部与底部大小相同的方形形状。实际上，在本步形成栅极的刻蚀工艺中，最终形成的栅极形状是由多种因素决定的，如刻蚀终点的控制、衬底表面的平整度等等，通常难以形成图1B中所示的具有垂直侧壁的方形理想结构。

图2A和2B为两种常见的栅极形状的示意图。其中，图2A为具有足部的栅极，如图2A所示，形成的栅极201的底部要大于其顶部，形成了足部(footing)的栅极，这一足部栅极出现的原因有多种，一种常见的原因是当刻蚀终点监控不佳时，会使刻蚀后的衬底表面仍残留较多的栅极材料，导致刻蚀后的栅极底部出现了足部的情况。这一足部栅极的出现使得栅极的实际长度大于设计的长度值，结果导致器件工作速度缓慢，严重时甚至基本不能工作。图2B为具有缺角的栅极，如图2B所示，刻蚀后形成的栅极202底部小于顶部，形成了缺角(notch)的栅极轮廓。出现缺角的一种原因是刻蚀多晶硅时出现了过刻蚀。这一缺角现象的出现会使实际的多晶硅栅极长度小于设计值，而如果这一多晶硅栅极长度过短，源区和漏区就可能穿通，导致器件失效。因此，如何在制作栅极时保证栅极的形状正常，对器件的性能至关重要。

随着超大规模集成电路的迅速发展，芯片的集成度越来越高，器件的尺寸越来越小，对半导体器件的制作工艺提出了更高的要求。以对栅极的制作为例，对其形状的要求更为严格，有的器件要求能够形成具有垂直侧壁的栅极，有的器件则因为小尺寸器件线宽较小，光刻栅极的难度较大，为降低对光刻的要求，希望能够形成一定程度的缺角的栅极形状。原因在于，在保证栅极底部尺寸与设计值相同的情况下，其栅极的顶部的尺寸可以作得较大，这样就放宽了光刻栅极时的对特征尺寸(CD)的要求。

现在刻蚀多晶硅形成栅极后通常会加一步过刻蚀的步骤，以去除在栅极侧壁上附着的刻蚀中产生的聚合物，这一过刻蚀处理，会导致刻蚀后的栅极底部形状为缺角，这对希望形成垂直栅极侧壁的器件不利。同时，对于希望形成一定程度的缺角栅极的器件，因过度的过刻蚀会损伤衬底的表面，单纯通过过刻蚀处理形成的栅极缺角的程度是有限的。因此，仅通过对刻蚀工艺条件的改进实现对器件栅极形状的调整的方法是无法确保能够制作出形状满足要求的栅极的。

为形成具有较大缺角的栅极，申请号为02143074.8的中国专利申请公开了一种形成凹槽栅极轮廓的方法，其利用热氧化工艺消耗部分的多晶硅层，在去除被氧化的多晶硅时，在多晶硅与栅氧化层间形成的氧化区域处会形成一凹陷，即形成了底部有一凹槽的栅极形状，但是该方法增加了热氧化、湿法腐蚀等多步步骤，延长了生产周期，加大了生产成本，且该步氧化工艺对器件会有负面的影响，会造成器件的可靠性等性能下降。另外，该方法只能通过改变氧化条件实现对形成栅极缺角大小的调节，不能其他的栅极形状，如理想的具有垂直侧壁的栅极，通用性及灵活性不足。

发明内容

本发明提供一种半导体器件的栅极制作方法及调整方法，该制作方法可以根据需要分别形成具有垂直侧壁、底部为足部或缺角的栅极，并可根据实际栅极形状与设定的栅极形状间的偏差，利用调整方法方便灵活地调整所制作的栅极的底部形状。

本发明提供的一种半导体器件栅极的制作方法，包括步骤：

沉积具有应力的多晶硅层；

刻蚀所述多晶硅层，形成栅极，且所述栅极的形状由所述多晶硅层具有的应力确定，当所述应力为张应力时，形成的栅极底部具有缺角；当所述应力为压应力时，形成的栅极形状为侧壁垂直或底部具有足部。

其中，所述多晶硅层具有的应力由其沉积温度调整：当所述沉积温度在400至600℃之间时，所述多晶硅层具有张应力，且所述张应力随着温度的降低而增大；当所述沉积温度在600℃以上时，所述多晶硅层具有压应力，且所述压应力随着温度的升高而增大。