[发明专利]半导体器件中金属布线结构的制作方法

说明书

技术领域

本发明涉及半导体制作技术领域，特别涉及一种半导体器件中金属布线结构的制作方法。

背景技术

通常，半导体制程是用淀积工艺、光刻工艺、刻蚀工艺等在硅晶片上形成集成电路的器件。为了连接各个部件构成集成电路，通常使用具有相对高导电率的金属材料例如铜进行布线，也就是金属布线。金属布线中最为常规的一种工艺是金属双镶嵌工艺以及金属内连线工艺。

金属双镶嵌工艺是用金属材料填充通孔和沟槽的工艺，其中通孔和沟槽是通过选择性蚀刻层间绝缘膜形成的。例如申请号为02106882.8的中国专利申请文件提供的双镶嵌工艺。金属内连线工艺是用金属材料填充通孔或者沟槽的工艺，例如申请号为CN02105018的中国专利申请文件所提供的金属内连线结构的制作方法。

在半导体器件的同一布线层中，根据器件的电路设计要求，会同时形成双镶嵌结构和金属内连线结构，如图1A至图1E所示，为现有技术中半导体器件中金属布线结构的制作方法。首先，参考图1A所示，在半导体基体10上形成刻蚀停止层11，在刻蚀停止层11上形成内层介电层(inter-layerdielectrics；ILD)12，所述内层介电层材料如氟硅玻璃和低介电常数材料等，之后，对需要形成双镶嵌结构的区域1，在内层介电层12上刻蚀出通孔17。

之后，参考附图1B所示，形成填充通孔17并覆盖内层介电层12的深紫卟光吸收层13(DUV Light Absorbing Oxide；DUO)，由于形成双镶嵌结构的区域1中通孔17的存在，因此，形成双镶嵌结构的区域1中内层介电层12上深紫外光吸收层13的厚度与半导体器件上需要形成金属内连线的区域2中深紫外光吸收层13的厚度存在一差值18，如图1B所示。

随后，在内层介电层12上形成光刻胶14，并曝光、显影形成所需图案，参照附图1C所示，在形成双镶嵌结构的区域1中形成光刻胶开口16，其中光刻胶开口16位于通孔17的上方。而在需要形成金属内连线的区域2形成光刻胶开口15。

随后，参考附图1D所示，以光刻胶为掩膜，刻蚀深紫外光吸收层13和内层介电层12，在形成双镶嵌结构的区域1中形成沟道16b，并在形成金属内连线的区域2形成沟槽15b，由于现有技术中采用的刻蚀剂对深紫外光吸收层13和内层介电层12的刻蚀速率基本相同，因此，刻蚀结束后，形成的沟道16b和沟槽15b之间仍然存在厚度差18a。

之后，参考附图1E所示，去除光刻胶14和深紫外光吸收层13，在形成双镶嵌结构的区域1中的内层介电层12中形成通孔17和沟道16b，在形成金属内连线的区域2的内层介电层12中形成沟槽15b，其中沟道16b和沟槽15b之间仍然存在厚度差18a。

最后，在通孔17、沟道16b和沟槽15b内填充金属材料例如铜，并对表面形成平坦化处理后即形成金属布线(图中未表示)。由于沟道16b和沟槽15b之间存在厚度差18a，因此沟道16b和沟槽15b内形成的金属布线材料也存在厚度的差异，这种差异导致半导体器件内导线的电阻产生差异，使不同部位金属导线的电阻值不均匀，严重影响了器件的性能。

发明内容

本发明解决的问题是现有技术半导体器件中金属布线结构的制作方法形成的布线结构存在厚度差异，从而导致形成的金属导线各处电阻不均匀的缺陷。

本发明提供了一种半导体器件中金属布线结构的制作方法，包括如下步骤：

依次在半导体基体上形成刻蚀停止层和内层介电层，所述刻蚀停止层和内层介电层包括双镶嵌结构区域和金属内连线区域；

在双镶嵌结构区域的内层介电层上形成通孔；

形成填充通孔并覆盖内层介电层的深紫外光吸收层；

在深紫外光吸收层上形成光刻胶层，并曝光、显影形成光刻胶开口，双镶嵌结构区域的光刻胶开口位置与通孔位置对应，并且光刻胶开口宽度大于通孔宽度，金属内连线区域的光刻胶开口位置为要形成金属布线的位置；

第一阶段刻蚀：选用对深紫外光吸收层和内层介电层的刻蚀速率选择比大于1的刻蚀剂，以光刻胶层为掩膜，直至完全去除金属内连线区域光刻胶开口位置的深紫外光吸收层；

第二阶段刻蚀：刻蚀金属内连线区域光刻胶开口位置的内层介电层，形成沟道，刻蚀双镶嵌结构区域的内层介电层以及通孔内的深紫外光吸收层，形成沟槽，所述沟道和沟槽在内层介电层中的深度基本相同；

去除光刻胶层和通孔内的深紫外光吸收层。

本发明还提供了一种半导体器件中金属布线结构的制作方法，包括如下步骤：