[发明专利]光掩模、有源器件阵列基板及其制造方法

说明书

技术领域

本发明是有关于一种光掩模、有源器件阵列基板及其制造方法，且特别是有关于一种使用光掩模以形成通过辅助导线(auxiliary lines)以降低扫描配线及/或数据配线的阻值(resistance)的有源器件阵列基板及其制作方法

背景技术

由于显示器的需求与日俱增，因此业界全力投入相关显示器的发展。一般常见的阴极射线管(cathode ray tube，CRT)因具有优异的显示品质与技术成熟性，因此长年独占显示器市场。然而，近年来由于绿色环保概念的兴起对于其能源消耗较大与产生辐射量较大的特性，加上其产品扁平化空间有限，因此无法满足市场对于轻、薄、短、小、美以及低消耗功率的市场趋势。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管管液晶显示器(TFT-LCD)已逐渐成为市场的主流。

目前，液晶显示器已逐渐朝大型化发展，随着液晶显示器所能够显示的影像尺寸变大，其内部的扫描配线与数据配线的长度势必跟着变长，如此发展趋势将会使扫描配线与数据配线的阻值增加，而造成信号延迟等负面影响。为了避免上述信号延迟的问题，已有一种改良的薄膜晶体管阵列基板被提出，其主要是利用一些形成在扫描配线上方以及数据配线下方的辅助导线来降低扫描配线与数据配线的阻值，因此，该技术可在不改变扫描配线与数据配线的线宽(line width)的情形下，有效地降低扫描配线与数据配线的阻值。然而，由于辅助导线透过栅绝缘层中的接触窗而与扫描配线与数据配线电性连接，因此栅绝缘层中的接触窗需多增加一道光掩模工艺来制作，造成其制作成本无法有效地降低。

发明内容

有鉴于此，本发明的目的就是在提供一种可有效地节省工艺成本的有源器件阵列基板的制作方法。

本发明的另一目的是提供一种通过辅助导线来降低扫描配线与数据配线的阻值的有源器件阵列基板。

本发明的再一目的就是在提供一种可有效地节省有源器件阵列基板工艺成本的光掩模。

为达上述或其他目的，本发明提出一种有源器件阵列基板的制作方法，其包括下列步骤：首先提供基板，并于基板上形成第一图案化导电层。然后，于基板上依序形成第一介电层以及半导体层，以覆盖住第一图案化导电层。之后，图案化半导体层以及第一介电层，以同时形成多个沟道层以及具有多个第一接触窗的栅绝缘层。然后，于栅绝缘层上形成第二图案化导电层，其中部分第二图案化导电层覆盖于沟道层上，且部分第二图案化导电层透过第一接触窗与部分第一图案化导电层电性连接。之后，于栅绝缘层上形成具有多个第二接触窗的保护层，以覆盖于沟道层及第二图案化导电层上。最后，于保护层上形成多个与第二图案化导电层电性连接的像素电极。

在一实施例中，有源器件阵列基板的制作方法更包括于半导体层上全面性地形成光刻胶材料层，然后以第一光掩模为屏蔽对光刻胶材料层进行曝光，其中第一光掩模具有对应于第一开口的透光区、对应于沟道层的遮光区以及半透光区。之后，再对光刻胶材料层进行显影，以形成第一图案化光刻胶层，其中此第一图案化光刻胶层具有多个第一开口的主体以及多个位于主体上的凸起部。

在一实施例中，上述的第一图案化光刻胶层的形成方法亦可以是于半导体层上全面性地形成光刻胶材料层，然后分别以第一光掩模以及第二光掩模为屏蔽，对光刻胶材料层进行曝光。其中，第一光掩模具有对应于第一开口的第一透光区以及第一遮光区，而第二光掩模具有第二透光区以及对应于凸起部的第二遮光区。另外，以第二光掩模为屏蔽对光刻胶材料层进行曝光时的曝光量小于以第一光掩模为屏蔽对光刻胶材料层进行曝光时的曝光量。之后，对光刻胶材料层进行显影，以形成第一图案化光刻胶层。

在一实施例中，图案化半导体层以及第一介电层的方法包括下列的步骤：首先，以第一图案化光刻胶层为屏蔽，图案化半导体层以及第一介电层，以形成栅绝缘层。之后，移除部分第一图案化光刻胶层，以形成暴露出部分半导体层的第二图案化光刻胶层。其中，移除部分第一图案化光刻胶层的方法例如是等离子灰化。然后，以第二图案化光刻胶层为屏蔽，图案化半导体层，以于该栅绝缘层上形成多个沟道层，其中凸起部位于沟道层上方。最后，移除第二图案化光刻胶层。