[发明专利]应用于积体电路封装的电路板制造方法

说明书

技术领域

本发明提供一种应用于积体电路封装的电路板制造方法，尤指一种可降低成本的积体电路封装制程。

技术背景

传统印刷电路板的制造方法，包括有正片制程与负片制程；

其中传统正片的制造流程，如图3所示，其步骤包括：

X1：化学贯孔：于铜电路板上做化学贯孔(PTH)，使其上、下层铜面导通；

X2：线路制作：运用液态油墨或感光型油墨，透过底片与光源曝光原理形成线路，再以化学方式去除非线路表面油墨，使该表面露出铜层部份；

X3：线路蚀刻：将露出的铜层运用化学腐蚀分解原理，使铜完全去除，而留下油墨保护的线路；

X4：线路表面处理：将留下的线路表面油墨去除后，将露出的铜面依需求镀上符合积体电路封装(COB)制程的金属层。

通过上述印刷电路板的制程后，可进行积体电路封装(COB)的制程，首先，会先于上述的积体电路封装(COB)制程的金属层拉导线，再进行模压封胶，藉以完成封装制程。

然而，由于印刷电路板在线路蚀刻的步骤，将不要的铜层蚀刻掉后，因此，在线路表面处理将出的铜面依需求镀上符合积体电路封装(COB)制程的金属层后，需将先前串接于打线焊点(bonding pad)的导线一并去除，如此的制程将受到拉导线占据布线面积的限制。

另由于不要的铜层蚀刻掉后，会形成正反表面积不相同的铜表面，而面积小的铜层吸收电流速度较快，面积较大的铜层吸收电流速度较慢，会使两面积不同的铜层的形成镀层厚度不均，造成在后段模压封胶制程时，因板厚高低不平而造成溢胶的情形。

另外，传统的负片的制造流程，如图4所示，如第其步骤包括：

Y1：化学贯孔：于铜电路板上做化学贯孔(PTH)，使其上、下层铜面导通；

Y2：线路制作：运用液态油墨或感光型油墨，透过底片与光源曝光原理形成线路，再以化学方式去除线路表面油墨，使该线路表面露出铜层部份；

Y3：线路保护：将露出铜层的线路表面以电解方式，于线路表面直接镀上锡金属保护层，以保护线路的完整性；

Y4：线路蚀刻：将非线路铜层表面的油墨运用化学分解原理，使之完全去除干净而留下非线路铜层；再以化学蚀刻原理将非线路铜面完全去除，最后再将保护锡金属层去除而留下线路铜层；

Y5：线路表面处理：将留下的线路表面油墨去除后，将露出的铜面依需求镀上符合积体电路封装(COB)制程的金属层。

上述印刷电路板传统的负片制程，较正片制程需要多一道线路保护的步骤，且在镀上锡后，亦需要一道剥锡的步骤，因此步骤较为繁复，且制造成本亦较高。

缘此，本发明人针对上述习知印刷电路板所存在的问题点，通过多年从事相关领域的研究与制造开发，经详加设计与审慎评估后，终于创造出一种可改进上述缺点，且更具理想实用性的应用于积体电路封装的电路板制造方法。

因此，习知积体电路封装(COB)的传统制造方法，包括有正片制程与负片制程：

其中正片制程步骤包括有化学贯孔、线路制作、线路蚀刻及线路表面处理：然而，由于线路蚀刻后，会形成两表面积不相同的铜表面，因此经过(COB)表面镀层制程后容易形成镀层的厚度不均现象，且在积体电路封装(COB)的模压封胶制程时，容易因高低不平而造成模压溢胶；再者，仅留下一部份需要的线路，在积体电路封装(COB)需要拉导线的制程设计时，会使布线的面积受到限制。

另外，负片制造步骤包括：化学贯孔、线路制作、线路保护、线路蚀刻及线路表面处理：然而，由于负片制造需要多一道线路保护的步骤，且在镀上锡后，亦需要一道剥锡的步骤，因此制造成本较高。

发明内容

本发明目的在于，提供一种应用于积体电路封装的电路板制造方法，其步骤包括：

步骤1、化学贯孔：于铜电路板上做化学贯孔(PTH)，使其上、下层铜面导通；

步骤2、线路制作：运用液态油墨或感光型油墨，透过底片与光源曝光原理形成线路，再以化学方式去除线路表面油墨，使该线路表面露出铜层部份；

步骤3、线路表面处理：将留下的线路表面油墨去除后，所露出的铜面依需求而镀上符合积体电路封装(COB)制程的金属层；

步骤4、线路蚀刻：将非线路的铜层表面油墨运用化学分解原理，使油墨完全去除，而留下非线路铜层，再以化学蚀刻分解原理将非线路铜层完全去除，只留下符合积体电路封装(COB)制程的金属表面；

步骤5、线路侧面铜包覆：将线路侧面露出的铜层以化学溶液直接镀上金属保护层，以避免露铜线路氧化；