[发明专利]非易失性存储器的制造方法

说明书

技术领域

本发明涉及一种半导体元件，且特别是涉及一种非易失性存储器的制造方法。

背景技术

非易失性存储器元件由于具有可多次数据的存入、读取、抹除等操作，且存入的数据在断电后也不会消失的优点，因此已成为个人计算机和电子设备所广泛采用的一种存储器元件。

典型的非易失性存储器元件，一般是被设计成具有堆叠栅极(Stacked-Gate)结构，其中包括以掺杂多晶硅制作的浮置栅极(Floating Gate)与控制栅极(Control Gate)。浮置栅极位于控制栅极和基底之间，且处于浮置状态，没有和任何电路相连接，而控制栅极则与字线(Word Line)相接，此外还包括隧穿氧化层(Tunneling Oxide)和栅间介电层(Inter-Gate Dielectric Layer)分别位于基底和浮置栅极之间以及浮置栅极和控制栅极之间。

在目前提高元件集成度的趋势下，会依据设计规则缩小元件的尺寸，通常浮置栅极与控制栅极之间的栅极耦合率(Gate Coupling Ratio)越大，其操作所需的工作电压将越低。而提高栅极耦合率的方法包括增加栅间介电层的电容或减少隧穿氧化层的电容。其中，增加栅间介电层电容的方法为增加控制栅极层与浮置栅极之间所夹的面积。然而，随着半导体元件集成度增加，现有的堆叠栅极结构，并无法增加控制栅极层与浮置栅极之间所夹的面积，而产生无法达到增加栅极耦合率以及增加元件集成度的问题。

另一方面，与非门(NAND)型阵列的闪存结构是使各存储单元串接在一起，其集成度与面积利用率比或非门(NOR)型阵列的闪存好，已经广泛地应用在多种电子产品中。但是，在制作与非门型阵列闪存时，往往需要两道以上的光掩模才能将浮置栅极与控制栅极定义出来。也就是说，需进行两次以上的光刻、蚀刻工艺才能完成。

发明内容

有鉴于此，本发明的目的就是在提供一种非易失性存储器的制造方法，可以减少所使用的光掩模数，并且提高元件的集成度。

本发明的另一目的是提供一种非易失性存储器的制造方法，可以增加浮置栅极与控制栅极之间所夹的面积，而提高栅极耦合率，并提升元件效能。

本发明提出一种非易失性存储器的制造方法，包括下列步骤。首先，提供基底，此基底中已形成有往第一方向延伸的多个隔离结构。这些隔离结构突出于基底表面，且在隔离结构之间的基底上已形成有第一掩模层。在基底上形成第二掩模层，此第二掩模层覆盖住隔离结构与第一掩模层。图案化第二掩模层与第一掩模层，以形成往第二方向延伸的多个开口。这些开口暴露出部分基底表面与部分隔离结构的表面，且第一方向与第二方向交错。在基底上形成隧穿介电层后，在开口中形成分别具有凹陷部的多个筒状浮置栅极，这些筒状浮置栅极分别位于相邻的两隔离结构与第一掩模层所包围的位置上。在基底上形成栅间介电层。然后，在开口中分别形成多个控制栅极，这些控制栅极并填满筒状浮置栅极的凹陷部。

依照本发明的优选实施例所述的非易失性存储器的制造方法，在开口中形成分别具有凹陷部的多个筒状浮置栅极的步骤如下。先在基底上形成共形的第一导体层，并移除部分第一导体层，直到暴露出第二掩模层的表面。接着，在基底上形成牺牲材料层，并移除部分牺牲材料层，直到暴露出第二掩模层的表面。之后，移除部分第一导体层，直到暴露出隔离结构的表面。然后，移除牺牲材料层。

依照本发明的优选实施例所述的非易失性存储器的制造方法，在开口中形成分别具有凹陷部的筒状浮置栅极之后，还包括移除部分隔离结构，使隔离结构的顶部低于筒状浮置栅极的顶部。

依照本发明的优选实施例所述的非易失性存储器的制造方法，上述的第一掩模层与基底之间还包括形成有垫层。

依照本发明的优选实施例所述的非易失性存储器的制造方法，在图案化第二掩模层与第一掩模层的步骤之后与形成隧穿介电层的步骤之前，还包括移除部分垫层。

依照本发明的优选实施例所述的非易失性存储器的制造方法，上述的垫层的材料与隔离结构的材料相同。

依照本发明的优选实施例所述的非易失性存储器的制造方法，在移除垫层的同时，还包括移除部分隔离结构。

依照本发明的优选实施例所述的非易失性存储器的制造方法，上述的栅间介电层的材料包括氧化硅/氮化硅/氧化硅。

依照本发明的优选实施例所述的非易失性存储器的制造方法，在基底上形成控制栅极的步骤之后，还包括移除第一掩模层与第二掩模层。

依照本发明的优选实施例所述的非易失性存储器的制造方法，在基底上形成控制栅极的步骤如下。先在基底上形成第二导体层，并以第二掩模层为终止层，移除部分第二导体层。