[发明专利]铁电存储器件及其制造方法、半导体器件的制造方法

说明书

技术领域

本发明涉及一种半导体器件，尤其涉及一种具有铁电电容器的半导体器件及其制造方法。

背景技术

铁电存储器为电压驱动的非易失性半导体存储元件，具有高速工作、低耗电以及即使断开电源也不失去所保存信息的理想特性。铁电存储器已经被应用在IC卡或者便携式电子设备中。

图1是表示所谓的称为堆叠型的铁电存储器件10的结构的剖视图。

如图1所示，铁电存储器件10为所谓1T1C型的器件，在元件区域中11A形成共享位线的两个存储单元晶体管，其中该元件区域是在硅衬底11上通过元件分离区域11I进行划分而得到的。

更具体地说，在所述硅衬底11中形成作为所述元件区域11A的N阱，在所述元件区域11A上，分别隔着栅极绝缘膜12A及12B形成具有多晶硅栅极13A的第一MOS晶体管和具有多晶硅栅极13B的第二MOS晶体管。

进而，在所述衬底11中，对应所述栅极13A的两侧壁形成P^-型LDD(lightly doped drain：轻掺杂漏)区域11a、11b，并对应所述栅极13B的两侧壁形成P^-型LDD区域11c、11d。在此，所述第一及第二MOS晶体管共同形成在所述元件区域11A中，因此，同一个P^-型扩散区域作为LDD区域11b和LDD区域11c而被共享。

在所述多晶硅栅极13A上形成硅化物层14A，而且多晶硅栅极13B上形成硅化物层14B，并且，在所述多晶硅栅极13A的两侧壁及所述多晶硅栅极13B的两侧壁上，各自形成侧壁绝缘膜。

进而，在所述硅衬底11中，P⁺型扩散区域11e及11f形成在所述栅极13A的各个侧壁绝缘膜的外侧，并且，P⁺型扩散区域11g及11h形成在所述栅极13B的各个侧壁绝缘膜的外侧。其中，所述扩散区域11f和11g由同一个P⁺型扩散区域构成。

进而，在所述硅衬底11上，以覆盖所述硅化膜层14A及侧壁绝缘膜和所述栅极13A的方式，并且以覆盖所述硅化膜层14B及侧壁绝缘膜和所述栅极13B的方式形成SiON膜15，在所述SiON膜15上形成由SiO₂构成的层间绝缘膜16。另外，在所述层间绝缘膜16中，以分别露出所述扩散区域11e、11f(即，扩散区域11g)、11h的方式形成接触孔16A、16B、16C，并由W(钨)构成的通孔插塞17A、17B、17C，隔着层叠了Ti膜和TiN膜的粘合层17a、17b、17c形成在所述接触孔16A、16B、16C。

并且，在所述层间绝缘膜16上，形成有与所述钨插塞17A接触的第一铁电电容器C1和与所述钨插塞17C接触的第二铁电电容器C2，其中，所述第一铁电电容器C1层叠了下部电极18A、多晶铁电膜19A及上部电极20A，所述第二铁电电容器C2层叠了下部电极18C、多晶铁电膜19C及上部电极20C的第二铁电电容器C2。

并且，在所述层间绝缘膜16上，以覆盖所述铁电电容器C1、C2的方式形成由Al₂O₃构成的氢阻挡膜21，并且，在所述氢阻挡膜21上形成下一个层间绝缘膜22。

并且，在所述层间绝缘膜22中，形成了使所述铁电电容器C1的上部电极20A露出的接触孔22A、使所述通孔插塞17B露出的接触孔22B以及使所述铁电电容器C2的上部电极20B露出的接触孔22C，并且分别隔着层叠Ti膜和TiN膜的粘合层23a、23b、23c，将钨插塞23A、23B、23C分别形成在所述接触孔22A中。

并且，在所述层间绝缘膜22上，分别对应所述钨插塞23A、23B、23C，与Ti/TiN层叠结构的阻挡金属膜一起，形成Al布线图案24A、24B、24C。

发明内容

发明所要解决的问题

在这种铁电存储器件中，重要的是铁电电容器C1、C2中的铁电膜19A或者19C的晶体取向。