[发明专利]使用包含Z系统的两个子系统的两个表的信道编码

权利要求书

1.一种信道编码方法，用于使用可编程处理器来计算编码，所述编码与使用硬件信道编码器获得的编码相同，所述信道编码器包括：

-移位寄存器，用于将输入的比特集移动一个比特，以及

-异或门，用于执行移位比特之间的异或运算，

所述可编程处理器能够响应于异或指令而执行异或运算，

其中所述方法包括：

-第一步骤(112，120；222)：在根据输入比特的值而确定的存储地址处读取第一预计算查找表中移位比特之间的并行异或运算的第一子系统的结果，第一预计算查找表在各个存储地址处存储第一子系统的任何可能结果；以及

-至少如下步骤(116，124；226)：使用所述可编程处理器的异或指令，执行读取结果与并行异或运算的第二子系统的结果之间的异或运算。

2.根据权利要求1所述的方法，其中所述方法包括第二步骤(114，122；224)：在根据输入比特的值而确定的存储地址处读取第二预计算查找表中的第二子系统的结果，第二预计算查找表在各个存储地址处记录第二子系统的任何可能结果。

3.根据权利要求2所述的方法，用于计算与使用硬件卷积编码器获得的编码相同的编码，其中仅根据两个连续的输入比特集，确定在第一和第二读取步骤期间使用的存储地址。

4.根据权利要求3所述的方法，用于计算与使用至少具有反馈链的硬件信道编码器获得的编码相同的编码，移位寄存器中存储的比特集称为余部，其中仅根据余部的当前值来确定在读取步骤之一期间使用的地址。

5.根据前述权利要求之一所述的方法，所述硬件信道编码器与具有P个变量之间的N个关系式的异或运算系统相对应，P个变量通过异或运算彼此联系，每个关系式设计为提供所述编码的一个比特的值，其中每个子系统与所述系统的一部分相对应，所述系统的一部分包括个数严格小于个数P的多个变量。

6.根据前述权利要求之一所述的方法，用于计算与使用硬件信道编码器获得的编码相同的编码，所述信道编码器包括：

-至少两条前向链，用于输出比特，以及

-复用器，用于对每条前向链的输出执行复用操作，

其中在每个查找表中记录的结果也使用所述复用操作。

7.一种存储器，包括在由可编程处理器执行时、执行根据前述权利要求之一的信道编码方法的指令。

8.一种微处理器程序，包括在由可编程处理器执行时、执行根据权利要求1到6之一的信道编码方法的指令。

9.一种信道编码器，适用于执行根据前述权利要求1到6之一的信道编码方法，所述信道编码器包括：

-可编程处理器(98；202)，适用于响应于异或指令而执行异或运算，

-存储器，与所述处理器连接，

其中所述存储器包括：第一预计算查找表，用于存储第一子系统的结果；所述处理器适用于读取第一预计算查找表中的第一子系统的结果，并使用所述可编程处理器的异或指令，执行所读取的结果与异或运算第二子系统的结果之间的异或运算。

10.根据权利要求9所述的信道编码器，其中所述存储器包括：第二预计算查找表，用于存储第二子系统的结果；所述处理器适用于读取第二预计算查找表中的第二子系统的结果。

11.一种用户设备，包括根据权利要求9或10的信道编码器(91；201)。

12.一种基站，包括根据权利要求9或10的信道编码器(91；201)。