[发明专利]使用动态电路的半导体装置

权利要求书

1、一种半导体装置，其具有多个功能块以及向所述多个功能块中要操作的功能块供给选择信号的选择信号生成电路，其特征在于，

所述多个功能块中的每个功能块具有：

时钟生成单元，其被供给所述选择信号和系统时钟，在被供给了所述选择信号的情况下，生成基于所述系统时钟的控制时钟，并且在未被供给所述选择信号的情况下，停止所述控制时钟的生成；

动态电路，其包括栅极被供给所述控制时钟的p型晶体管和栅极被供给输入信号的n型晶体管，所述输入信号独立于所述系统时钟，所述p型晶体管和所述n型晶体管串联地设置在电源和地之间；

其中，所述p型晶体管和所述n型晶体管之间的节点响应于所述控制时钟的供给进行预充电，并响应于所述输入信号进行放电。

2、根据权利要求1所述的半导体装置，其特征在于，所述时钟生成单元具有：

时钟控制部，其被供给所述选择信号和系统时钟，响应于所述选择信号的供给而开始控制时钟使能信号的生成，且响应于所述系统时钟的一个周期的结束而结束所述控制时钟使能信号的生成；

时钟生成部，其被供给所述控制时钟使能信号和所述系统时钟，在被供给了所述控制时钟使能信号的期间生成基于所述系统时钟的所述控制时钟，并在未被供给所述控制时钟使能信号的期间停止所述控制时钟的生成。

3、根据权利要求2所述的半导体装置，其特征在于，该时钟控制部在被供给了省电模式信号时，响应于所述选择信号的供给而开始所述控制时钟使能信号的生成，并响应于所述系统时钟的一个周期的结束而结束所述控制时钟使能信号的生成，在没有被供给所述省电模式信号时，与所述选择信号的输入无关地生成所述控制时钟使能信号。

4、一种半导体存储器，其具有：多个存储块；以及向所述多个存储块中要进行读出或者写入的存储块供给块选择信号的地址预解码器，其特征在于，

所述多个存储块中的每个存储块具有：

时钟生成单元，其被供给所述块选择信号和系统时钟，在被供给了所述块选择信号时，生成基于所述系统时钟的控制时钟，并在没有被供给所述块选择信号时，停止所述控制时钟的生成；

保持数据的存储单元群；

选择存储单元的数据的字线的行解码器；

驱动由所述行解码器选择的所述字线的行驱动器；

选择所述存储单元的列的列解码器；

向所述列解码器所选择的所述列供给列选择信号的列驱动器；以及

输入所述存储单元群的位线并输出读出数据的输出电路群，

其中，所述行解码器、所述行驱动器、所述列解码器、所述列驱动器和所述输出电路群均由动态电路构成，所述动态电路包括栅极被供给所述控制时钟的p型晶体管以及栅极被供给输入信号的n型晶体管，所述输入信号独立于所述系统时钟，所述p型晶体管和所述n型晶体管串联地设置在电源和地之间，所述p型晶体管和所述n型晶体管之间的节点响应于所述控制时钟的供给而预充电，并响应于所述输入信号而放电。

5、根据权利要求4所述的半导体存储器，其特征在于，所述时钟生成单元具有：

时钟控制部，其被供给所述块选择信号和系统时钟，响应于所述块选择信号的供给而开始控制时钟使能信号的生成，并且响应于所述系统时钟的一个周期的结束而结束所述控制时钟使能信号的生成；

时钟生成部，其被供给所述控制时钟使能信号和所述系统时钟，在被供给了所述控制时钟使能信号的期间生成基于所述系统时钟的所述控制时钟，并且在没有被供给所述控制时钟使能信号的期间停止所述控制时钟的生成。

6、根据权利要求5所述的半导体存储器，其特征在于，该时钟控制部在被供给了省电模式信号时，响应于所述块选择信号的供给而开始所述控制时钟使能信号的生成，并且响应于所述系统时钟的一个周期的结束而结束所述控制时钟使能信号的生成，在没有被供给所述省电模式信号时，与所述块选择信号的输入无关地生成所述控制时钟使能信号。