[发明专利]半导体集成电路与D/A转换器及A/D转换器

说明书

技术领域

本发明涉及一种半导体集成电路(LSI)与D/A转换器及A/D转换器，特别是有关提高集成电路晶片上复数电容之间的精确度的对策。

技术背景

一般来讲，在半导体集成电路上形成复数电容单元时，它们的相对精确度除由构成各个电容单元的两电极之间绝缘层的均匀性决定以外，还要由联系该电极和其他电路单元的配线所产生的寄生电容的均匀性来决定。另外，为了避免由于单元形状所引起的偏差，在需要单位电容值C的n倍(n为整数)的电容时，采用并列n个单位电容的方法加以制作。

而且，组合电容序列内的单位电容单元而得到所要求的电容值时，考虑到电容序列内单位电容单元的分散性，从电容序列中分散开来选择那个单位电容单元。如图15所示，4个单位电容单元100A～100D以纵向两个，横向两个的2×2配置在电容序列中，在这里，就以要得到电容比为：C1∶C2∶C3＝1∶1∶2的电容加以说明。首先我们设定电容C1及C2分别对应于电容单位100A及100B，同时设定电容C3对应于两个电容100C及100D。

这时，设定联系在各单位电容单元100A～100D的下方电极200A～200D的配线300为共用，按照沿着电容序列周围的方式配置在电容序列的周围。另外，联接在单位电容单元100A的上方电极400A上的上方电极配线500A，是沿着下方电极配线300而配置，同时，在单位电容单元100C和100D上方的上方电极配线500C是按照靠近穿过单位电容100A～100D附近的方式配置的。按照这样的配置方式，特别是上方电极配线500A和500C极易生成寄生电容600、600…。为了避免这种情况的产生，电容单元100A～100D之间必须留有充分必要的间隔。

发明内容

然而，如上所述，要增大电容单元100A～100D之间的间隔，又会使这些电容单元100A～100D相互之间的电容值的电容序列内的参差增大，这样就会导致电容单元100A～100D相互之间的精确度降低，更进一步还会增大电容序列的面积，导致晶片成本的上升。

在这里，就关于由复数个单位电容单元制成的电容序列的10位线的电荷分配型D/A转换器需要多大的电容序列面积的问题予以说明。还有，在下面将要叙述的情况中，四个单位电容单元配置成2×2的状态，具有介于各个单位电容单元的导电层(厚度：1μm)和电容电极专用导电层之间的绝缘层(相对介电常数：4)形成的一对电极，为边长是14μm的正方形，电容密度为1fF/μm²(单位电容：196fF)。另外，配线宽度为0.5μm，在上述导电层上形成。

在这种情况下，用一条配线配置在单位电容单元之间，相对于各个单位电容单元为一定的距离L(单位：μm)时产生的寄生电容，若以对抗面积电容换算的话，大约是：

              14×1×(1/L)×4×8.85E^-18＝0.5fF/L

一方面在这种情况下，做为最上层的位的电容的相对精确度，必须小于单位电容(196fF)的0.05％。

因此，要将寄生电容的大小控制在单位电容0.05％以下的话，单位电容单元及配线之间的距离L应为以下值是必要的：

                0.5fF/L＜196fF×0.0005

     即：             L＞5.1μm在这种情况下，电容序列的面积应为：

          (14×2+5.1×2+0.5)²＝38.7²＝1497.69所以，即使只是将4个单位电容单元以2×2的形式，不留间隙的排列，也需要近2倍的面积(28×28＝784)。

再有，单位电容单元之间穿过2条配线，这些配线在相隔同样的距离时，单位电容单元之间的间隔即为16.3μm，在这个条件下，若是36个单位电容以6×6的形式排列的电容序列，其全体面积为有效电容面积的约4倍。

如上所述，在以前的情况下，为避免各个电容单元的电容相对精确度的下降，考虑到配线产生寄生电容的原因，就需增大电容单元之间的间隔，其结果，不仅复数电容单元之间的电容相对精确度降低，而且还增大了晶片的面积，导致晶片成本的上升这一缺点。