[发明专利]阻抗测量结构

说明书

技术领域

本发明是有关于一种阻抗测量结构，且特别是有关于一种可制作于电路基板表面的阻抗测量结构。

背景技术

由于集成电路(Integrated Circuit，IC)芯片(Die)的讯号依序经由芯片封装用的基板(Substrate)与印刷电路板(Printed Circuit Board，PCB)的内部线路，进而传递至远程外界的电子装置，因此，这些负责传递讯号的基板与印刷电路板，其内部线路对于讯号的完整性(Signal Integrity)有着决定性的影响。随着系统工作频率的日益增加，当基板或印刷电路板内部线路的线宽、线高、线距或介电层厚度误差过大，而发生阻抗不匹配(Impedance Mismatch)的问题时，将导致严重的电压反射(Reflection)现象，因而造成讯号高准位或低准位的判读产生错误，严重的话甚至使得整个系统装置无法正常运作。因此，芯片封装用的基板与印刷电路板于其制作过程当中，如何能准确地控制基板与印刷电路板的内部线路的线宽、线高(线厚)、线距及介电层厚度，而准确控制其内部线路的电性阻抗值是相当重要的。

就公知而言，芯片封装用的基板或印刷电路板均针对实际的应用来加以设计，并须同时设计基板或印刷电路板的内部线路的线宽、线高、线距及介电层厚度，进而控制印刷电路板的内部线路的电阻抗值。值得注意的是，由于芯片封装用的基板或印刷电路板于工艺上的些微偏差，均有可能导致内部线路的线宽、线高、线距或介电层厚度相对地产生误差，使得内部线路的电阻抗值超出或低于原先设计的电阻抗值的公差范围(tolerance)。

承上所述，芯片封装用的基板或印刷电路板于制作完成后，均未检测其内部线路的电阻抗值，即进行下一阶段的组装作业，而仅在最终的实际产品上进行电阻抗值的检测。当基板或印刷电路板的内部线路的电阻抗值一旦不符合设计上的要求时，势必将降低最终实际产品的生产合格率。因此，芯片封装用的基板或印刷电路板于制作完成后，有必要预先检测其内部线路的电阻抗值，以排除电阻抗值不符标准的芯片封装用的基板或印刷电路板，使其无法进行下一阶段的组装作业，进而提升最终实际产品的生产合格率，并同时降低其制造成本。

发明内容

本发明的目的在于提供一种阻抗测量结构，在制作电路基板(如芯片封装用的基板或印刷电路板)时，可利用电路基板表层的图案化线路层，一并将此阻抗测量结构制作于电路基板的表面，当电路基板于制作完成后，可检测此阻抗测量结构的测量迹线的电阻抗值，以判断电路基板的图案化线路层的线宽、线高、线距及介电层厚度，其是否符合原先设计上的要求。

基于本发明的上述目的，本发明提出一种阻抗测量结构，适用于一电路基板，此阻抗测量结构具有一第一测量焊垫及一第二测量焊垫，二者均配置于电路基板的表面。并且，此阻抗测量结构还具有一测量迹线，其配置于电路基板的表面，且测量迹线的一端连接至上述第二测量焊垫。其中，电路基板的表面具有一图案化线路层，而阻抗测量结构由此图案化线路层所构成。此外，电路基板具有一接地电路，而第一测量焊垫电连接至接地电路。另外，电路基板具有一保留区域及一切除区域，而此阻抗测量结构配置于切除区域的表面。

附图说明

图1为本发明实施例的一种阻抗测量结构，其应用于一电路基板的示意图；

图2A、图2B分别为本发明实施例的一种阻抗测量结构，其应用于单一传输线的示意图；

图3A、图3B分别为本发明实施例的另一种阻抗测量结构，其应用于差动讯号传输线的示意图；以及

图3C、图3D分别为本发明实施例的又一种阻抗测量结构，其应用于差动讯号传输线的示意图。

附图标记说明：

10：电路基板                   12：切除区域

12a：板边                      12b：切割道

14：保留区域                   16：接地电路

100：阻抗测量结构              102：第一测量焊垫

104：第二测量焊垫              106：测量迹线

200：阻抗测量结构              202：第一测量焊垫

204：第二测量焊垫              206：第一测量迹线

212：第三测量焊垫              214：第四测量焊垫

216：第二测量迹线              222：第五测量焊垫