[发明专利]具有带双寄存器的页缓存器的存储器设备及其使用方法

说明书

本申请要求2001年7月23提交的美国临时申请第60/307572号的优先权，后者引用与此，以资参考。

                        技术领域

本发明涉及半导体存储器设备领域，更明确指具有带双寄存器的页(page)缓存器电路的闪速存储器设备。

                        背景技术

半导体存储器设备最近的趋势是高度集成、大容量和支持系统高速运行。这些趋势同样针对易失性存储器(例如，动态随机访问存储器(DRAM)和静态随机访问存储器(SRAM))和非易失性存储器(例如，闪速存储器)。

闪速存储器通常分为或非(NOR)类型闪速存储器以及与非(NAND)类型闪速存储器。NOR类型闪速存储器用于须高速无序阅读少量信息的应用，而NAND类型闪速存储器用于须顺序阅读信息的应用。

闪速存储器设备用存储元(cell)存储数据。存储元包括元晶体管。每个元晶体管有一个控制极和一个浮动门(floating gate)。由于闪速存储器设备通过绝缘薄膜使用隧道效应(tunneling)存储信息，需要花费一些时间来存储信息。

为了在短时间内存储大量信息，NAND类型闪速存储器使用亦被称作页缓存器电路的寄存器。大量的数据从外部提供，快速存储在存储区。它们首先存储在寄存器，并从那里存储到存储元中。

在传统NAND类型闪速存储器情况下，一页数据的大小不超过512字节。如果假定NAND类型闪速存储器的程序时间(或信息存储时间)是大约200到500微秒，一个字节的数据在100纳秒时间段内从外部装载到页缓存器电路，装载512字节信息到页缓存器电路花费大约50微秒。

图1显示了现有技术的一个特定例子。图1的直接文档是来自美国专利号5,831,900(那个文档的图7)。对现在的讨论已增加了附加标记。

图1的设备显示：在页缓存器20-i被周围电路复位后，数据从数据线IO装载到锁存器30。装载到锁存器的数据通过晶体管Q4被编程到存储元2-1、2-2、2-3(通常通过接收一个适合的编程命令信号)。此编程过程通常用于编程NAND闪速存储器。

然而此过程有限制。在此编程操作中，如果要将数据装载到锁存器30中，它将不得不进行等待，直到先装载的数据在前面的程序循环中完成编程。如上所述，向锁存器30的数据装载以字节为单位进行(例如，8比特)。所以，将数据加载到2048字节大的一页将花费很长时间。这是因为锁存器30继续存储数据直到寄存器信息被存储到合适的相应存储元中。

现有技术的另一个问题是向后复制(copy back)问题。有时，需要从第一页向第二页数据执行复制操作。如果希望在第一页存储元的数据通过晶体管Q7被锁存到锁存器30后执行复制操作，那么，锁存的数据通过晶体管Q4被编程到第二页。在这种情况下，复制到第二页的编程数据因为锁存电路被翻转。换句话说，1变成0，0变成1。此问题在现有技术中通过向存储元阵列提供标记元并依据数据是否被翻转更新它们的值来解决。

图2显示了现有技术中这个问题的一个特别例子。本文件的图2是来自美国专利第5,996,041号(那个文档的图8和图9)。对现在的讨论已增加了附加标记。

图2中显示了向后复制功能。存储元阵列内的第一页数据被装载到一个页缓存器。然后，数据被复制到阵列中的另一处，但以相反的形式。右边的比特是标记元，指明数据是相反的形式。

现有技术对存储器设备可变为多大是受限的。例如，如果假定页缓存器电路可临时存储2048字节信息，当1字节信息被装载到页缓存器电路要100纳秒时，装载2048字节信息要花费大约200微秒。因此，装载时间基本与200到500微秒的信息存储时间(或编程时间)相似。因此，装载时间极大地影响了NAND类型闪速存储器的信息存储特性。

随着NAND类型闪速存储器的集成度增加，与传统的闪速存储器相比，须处理越来越大量的数据。且须在不有损信息存储特性的情况下处理。

                            发明内容

本发明克服了现有技术的这些问题和限制。

通常，本发明提供了含有存储元阵列来存储数据的存储器设备以及一个Y门(Y-gating)电路来选通存储于一组存储元中的数据。一个页缓存器连接在存储元阵列与Y门电路之间。