[发明专利]减少了刷新工作时的功耗的半导体存储器

说明书

(一)技术领域

本发明涉及半导体存储器，更特定地说，涉及可减少刷新时的功耗的动态随机存取存储器(DRAM)。

(二)背景技术

图15是示出了进行现有的同步DRAM的行激活时序控制的控制电路508的结构的框图。

参照图15，控制电路508接受控制信号int.ZRAS、int.ZCAS、int.ZWE、int.ZCS和内部存储体地址信号int.BA<0：1>，输出行地址译码信号RADE<0：3>、字线触发信号RXT<0：3>、读出放大器激活信号SON<0：3>和刷新时的内部地址Q。再有，附在信号名之前的“Z”表示是L激活(低电平激活)的信号。

控制电路508包含：指令译码电路552，接受控制信号int.ZRAS、int.ZCAS、int.ZWE、int.ZCS，这些信号的组合检测出指令；以及刷新控制部554，根据指令译码电路552的输出，进行刷新控制。

控制电路508还包含：存储体选择部556，根据内部存储体地址信号int.BA<0：1>来选择指令译码电路552的输出；以及存储体选择部560，根据内部存储体地址信号int.BA<0：1>来选择刷新控制部554的输出。

控制电路508还包含：“或非”电路558，接受存储体选择部556输出的信号ACT<0：3>和存储体选择部560输出的信号AREF<0：3>，输出信号ZRASE<0：3>；以及控制电路562，根据ZRASE<0：3>，输出行地址译码信号RADE<0：3>、字线触发信号RXT<0：3>和读出放大器激活信号SON<0：3>。

指令译码电路552包含：激活指令译码器572，接受控制信号int.ZRAS、int.ZCAS、int.ZWE、int.ZCS，检测出激活指令；自动刷新指令译码器574，接受控制信号int.ZRAS、int.ZCAS、int.ZWE、int.ZCS，检测出自动刷新指令；以及自刷新指令译码器576，接受控制信号int.ZRAS、int.ZCAS、int.ZWE、int.ZCS，检测出自刷新指令。

刷新控制部554包含：自刷新定时器580，根据自刷新指令译码器576输出的信号SREF，每隔一定周期使信号RINGOUT激活；刷新工作控制电路582，根据自动刷新指令译码器574的输出和信号RINGOUT，输出信号AREFS；1个单拍脉冲发生电路584，根据信号AREFS，输出信号REFA；以及内部地址计数器586，根据信号REFA，对刷新时的内部地址Q进行向上计数。

控制电路562包含：行相关控制电路564，根据信号ZRASE<0>，输出行地址译码信号RADE<0>、字线触发信号RXT<0>和读出放大器激活信号SON<0>；行相关控制电路566，根据信号ZRASE<1>，输出行地址译码信号RADE<1>、字线触发信号RXT<1>和读出放大器激活信号SON<1>；行相关控制电路568，根据信号ZRASE<2>，输出行地址译码信号RADE<2>、字线触发信号RXT<2>和读出放大器激活信号SON<2>；以及行相关控制电路570，根据信号ZRASE<3>，输出行地址译码信号RADE<3>、字线触发信号RXT<3>和读出放大器激活信号SON<3>。

图16是示出图15中的行相关控制电路564的结构的电路图。

参照图16，行相关控制电路564包含：信号发生部632，根据信号ZRASE，输出行地址译码信号RADE；信号发生部634，根据信号ZRASE和信号RADE，输出信号RXT；以及信号发生部636，根据信号RXT，输出读出放大器激活信号SON、/SON。

信号发生部632包含：延迟级640，使读出放大器激活信号SON延迟；倒相器638，接受信号ZRASE并使其反转；以及“或”电路642，接受延迟级640和倒相器638的输出，输出信号RADE。

延迟级640包含接受读出放大器激活信号SON的串联连接的倒相器644、646。