[发明专利]在通用处理器中有效多输入累加的最优化乘法器结构无效
| 申请号： | 01807694.7 | 申请日： | 2001-04-02 |
| 公开（公告）号： | CN1422402A | 公开（公告）日： | 2003-06-04 |
| 发明（设计）人： | R·科拉哥特拉;B·C·阿尔德里奇;W·C·安德森 | 申请（专利权）人： | 英特尔公司;模拟设备股份有限公司 |
| 主分类号： | G06F7/48 | 分类号： | G06F7/48;G06F7/50;G06F7/52 |
| 代理公司： | 上海专利商标事务所 | 代理人： | 李家麟 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 通用 处理器 有效 输入 累加 优化 乘法器 结构 | ||
【说明书】：
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司;模拟设备股份有限公司，未经英特尔公司;模拟设备股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/01807694.7/2.html，转载请声明来源钻瓜专利网。
- 上一篇：电子倍增管及光电倍增管
- 下一篇：减振组合物
